Генерация компонентов TLM
Генерация компонентов TLM для разработки виртуальных платформ
HDL Verifier™ позволяет вам создать модель уровня транзакций (TLM) SystemC, которая может выполняться в любом окружении TLM 2.0, совместимой с OSCI, включая коммерческую виртуальную платформу.
При использовании с виртуальными платформами HDL Verifier присоединяется к двум различным окружениям моделирования: Simulink® для разработки алгоритмов высокого уровня и виртуальных платформ для системного архитектурного моделирования. Моделирование Simulink обычно обходится без деталей реализации аппаратной системы, такой как процессор и операционная система, инициализация системы, подсистемы памяти, строение устройства и управление, и конкретных аппаратных протоколов для передачи данных как внутри, так и снаружи.
Виртуальная платформа является средой симуляции, которая обеспокоена деталями оборудования: она имеет компоненты, которые сопоставлены с аппаратными устройствами, такими как процессоры, памяти и периферийные устройства, и средство для моделирования аппаратных соединений между ними.
Хотя многие цели могут быть достигнуты с помощью модели виртуальной платформы, идеальным сценарием для виртуальных платформ является возможность разработки программного обеспечения - как программного обеспечения приложений высокого уровня, так и программного обеспечения драйверов устройств низкого уровня - путем наличия довольно абстрактных моделей для аппаратного соединения, которые позволяют виртуальной платформе работать почти в реальном времени, как показано на следующей схеме.
Функциональная модель обеспечивает своего рода точку на полпути между скоростью, которую вы можете достичь с абстракцией, и точностью, которую вы получаете с реализацией.
Типичные пользователи и приложения
Используя HDL Verifier и Simulink, можно создать совместимую с TLM модель уровня транзакций SystemC (TLM), которая может выполняться в любой совместимой с OSCI окружении TLM, включая коммерческую виртуальную платформу.
Типичные пользователи и приложения включают:
Уровень системы инженеры, проектирующие электронные системные модели, которые включают архитектурные характеристики
Разработчики программного обеспечения, которые хотят включить алгоритм в виртуальную платформу, не используя симулятор процессора (ISS).
Оборудование инженеры функциональной верификации. В этом случае алгоритм представляет часть оборудования, переходящую в чип.
Функция продукта и поддержка платформы
| Функция продукта | Требуемые продукты | Рекомендуемые продукты | Поддерживаемые платформы |
|---|---|---|---|
| Генератор TLM | Функции Simulink Coder™ | Embedded Coder® (Simulink Coder также требуется) | Windows® 32-битный и 64-битный; Linux® 64-разрядная версия |