MATLAB AXI Master

Доступ к ведомой памяти AXI на плате FPGA из MATLAB®

Доступ к местоположениям встроенной памяти из MATLAB, с помощью MATLAB AXI master IP в проекте FPGA и aximaster объект. Объект соединяется с IP по кабелям JTAG, PCI Express или Ethernet и позволяет считывать и записывать команды в подчиненные места памяти из командной строки MATLAB.

Чтобы использовать эту функцию, необходимо загрузить пакет аппаратной поддержки для вашей платы FPGA. Дополнительная документация по этой функции включена в комплект установки пакета поддержки. См. документацию по пакету поддержки:

Для получения информации о загрузке пакетов поддержки смотрите Загрузку пакета поддержки платы FPGA.

Темы

Настройка для MATLAB AXI Master

Высокоуровневые шаги для доступа к памяти на плате FPGA от MATLAB.

Рекомендуемые примеры

Access FPGA External Memory Using MATLAB as AXI Master

Доступ к внешней памяти FPGA с использованием MATLAB в качестве AXI Master

Используйте MATLAB как AXI Master для доступа к внешним памятям DDR, подключенным к FPGA. В FPGA имеется контроллер памяти Xilinx DDR, созданный для доступа к памяти DDR. Этот контроллер памяти обеспечивает AXI4 подчиненный интерфейс для операций чтения и записи другими компонентами FPGA. Функция MATLAB AXI Master предоставляет основной компонент AXI, который может использоваться для доступа к любым ведомым IP AXI в FPGA.

IP Core Generation Workflow With Ethernet Based MATLAB as AXI Master: Arrow DECA MAX 10 FPGA Evaluation Kit

Рабочий процесс генерации IP-ядра с MATLAB на основе Ethernet в качестве AXI Master: Arrow DECA MAX 10 FPGA Evaluation Kit

Использует MATLAB на основе Ethernet в качестве AXI Master IP из HDL- Verifier™ для доступа к HDL Coder™ сгенерированным регистрам. MATLAB как AXI Master обеспечивает доступ к реестрам FPGA от MATLAB непосредственно. Проект FPGA реализован на наборе оценки Arrow DECA MAX 10 FPGA.

HDL Verifier документация

Поддержка

Для просмотра документации необходимо авторизоваться на сайте