Описание

Блок To VCD File генерирует файл VCD, который записывает изменения в свои входные порты. Можно использовать файлы VCD во время верификации проекта следующими способами:

Можно задать следующие параметры:

Файлы VCD могут расти большими для больших проектов или небольших проектов с длинными запусками симуляции. Максимальное количество сигналов, поддерживаемых в сгенерированном файле VCD, составляет 94³ (830,584).

Можно использовать блок To VCD File в моделях, работающих в режимах симуляции normal, Accelerator или Rapid Accelerator. Параметры To VCD File не настраиваются ни в одном из режимов симуляции. Для получения дополнительной информации об этих режимах см. «Как работают режимы ускорения» (Simulink).

Блок To VCD File интегрирован в Simulink Viewers и Generators Manager. Когда вы добавляете блок VCD к модели с помощью менеджера, имя сигнала, которое появляется в файле VCD, может быть не тем, которое вы задали. После симуляции откройте файл VCD и проверьте имя сигнала. Если вы не можете найти заданное имя сигнала, найдите автоматическое имя сигнала, такое как In_1. При использовании блока VCD непосредственно из библиотеки HDL- Verifier™ имена сигналов совпадают правильно.

$date
23-Sep-2003 14:38:11
$end

$version HDL Verifier version 1.0 $ end

$timescale 1 ns $ end

$scope module manchestermodel $end

$var wire 1 ! Original Data [0] $end
$var wire 1 " Recovered Clock [0] $end
$var wire 1 # Recovered Data [0] $end
$var wire 1 $ Data Validity [0] $end

$upscope $end

$enddefinitions $end

#0

$dumpvars
 0!
 0"
 0#
 0$
$end

#630
 1!

.
.
.
#1160
 1#
 1$

$dumpoff
 x!
 x"
 x#
 x$
$end