Сгенерируйте файл дампа изменения значения (VCD)
HDL-верификатор/для использования с каденцией Incisive
HDL-верификатор/для использования с Mentor Graphics ModelSim
Блок To VCD File генерирует файл VCD, который записывает изменения в свои входные порты. Можно использовать файлы VCD во время верификации проекта следующими способами:
Сравните результаты нескольких запусков симуляции, используя те же или другие окружения симулятора.
Предоставьте входы для инструментов анализа после постсимуляции.
Перенос областей существующего проекта в новый проект.
Можно задать следующие параметры:
Имя сгенерированного файла VCD
Количество входных портов блоков
Timescale, который связывает Simulink® Шаги расчета с Симулятором HDL тактов
Файлы VCD могут расти большими для больших проектов или небольших проектов с длинными запусками симуляции. Максимальное количество сигналов, поддерживаемых в сгенерированном файле VCD, составляет 943 (830,584).
Можно использовать блок To VCD File в моделях, работающих в режимах симуляции normal, Accelerator или Rapid Accelerator. Параметры To VCD File не настраиваются ни в одном из режимов симуляции. Для получения дополнительной информации об этих режимах см. «Как работают режимы ускорения» (Simulink).
Блок To VCD File интегрирован в Simulink Viewers и Generators Manager. Когда вы добавляете блок VCD к модели с помощью менеджера, имя сигнала, которое появляется в файле VCD, может быть не тем, которое вы задали. После симуляции откройте файл VCD и проверьте имя сигнала. Если вы не можете найти заданное имя сигнала, найдите автоматическое имя сигнала, такое как In_1. При использовании блока VCD непосредственно из библиотеки HDL- Verifier™ имена сигналов совпадают правильно.
Примечание
Блок To VCD File не поддерживает сигналы с системой координат.
Формат сгенерированных файлов VCD соответствует IEEE® Стд 1364-2001. Таблица описывает формат.
| Содержимое файла VCD | Описание |
|---|---|
$date 23-Sep-2003 14:38:11 $end | Дата и время создания файла. |
$version HDL Verifier version 1.0 $ end | Версия блока To VCD File, который сгенерировал файл. |
$timescale 1 ns $ end | Шкала времени, используемая во время симуляции. |
$scope module manchestermodel $end | Возможности сбрасываемого модуля. |
$var wire 1 ! Original Data [0] $end $var wire 1 " Recovered Clock [0] $end $var wire 1 # Recovered Data [0] $end $var wire 1 $ Data Validity [0] $end | Определения переменных. Каждое определение связывает сигнал с идентификационным кодом символа (символом). Символы получают из печатаемых символов в наборе символов ASCII от Определения переменных также включают тип переменной (провод) и размер в битах. |
$upscope $end | Помечает изменение на следующий наивысший уровень в иерархии проекта. |
$enddefinitions $end | Помечает конец заголовка и раздела определений. |
#0 | Время начала симуляции. |
$dumpvars 0! 0" 0# 0$ $end | Список значений всех определенных переменных во время 0. |
#630 1! | Начальная точка регистрируемого значения изменяется с проверок значений переменных, выполненных на каждом временном шаге симуляции. Эта запись указывает, что в 63 наносекундах значение сигнала |
. . . #1160 1# 1$ | В 116 наносекундах значения сигналов Recovered Data и Data Validity изменен с 0 на 1. |
$dumpoff x! x" x# x$ $end | Помечает конец файла, демпфируя значения всех переменных как значение x. |
Можно графически отобразить данные файла или проанализировать данные с помощью инструментов постобработки. Для примера в ModelSim®
vcd2wlf инструмент преобразует VCD- файла в WLF файл, который можно просмотреть в окне wave ModelSim. Другие примеры постобработки включают в себя извлечение данных, относящихся к конкретному разделу иерархии проекта, или данных, сгенерированных в течение определенного временного интервала.
Укажите количество сигналов для регистрации с помощью Number of input ports. Блок не имеет выходных портов.
