CMOS NAND
Поведенческая модель CMOS NAND gate
- Библиотека:
Simscape/Электрический/Интегральные схемы/Логика
Описание
Блок CMOS NAND представляет логический элемент CMOS NAND поведенчески:
Выходной логический уровень блока
HIGHесли логические уровни обоих входов затвора равны 0.Выходной логический уровень блока
LOWв противном случае.
Блок определяет логические уровни входов затвора следующим образом:
Если напряжение затвора больше, чем пороговое напряжение, блок интерпретирует вход как логику 1.
В противном случае блок интерпретирует вход как логику 0.
Значение threshold voltage является значением напряжения в средней точке между значением параметров High level input voltage и значением параметров Low level input voltage.
Примечание
Чтобы улучшить скорость симуляции, блок не моделирует все внутренние отдельные устройства MOSFET, которые составляют ворота. Для получения дополнительной информации см. раздел «Допущения и ограничения».
Блок моделирует ворота следующим образом:
Входы затвора имеют бесконечное сопротивление и конечную или нулевую емкость.
Выход затвора предлагает выбор из двух моделей:
LinearиQuadratic. Для получения дополнительной информации смотрите Выбор модели Выхода для логических блоков. Используйте параметр Output current-voltage relationship, чтобы задать модель выхода.Можно задать задержку распространения для обеих выходных моделей. Для
Linearна выходе блок устанавливает значение выходного конденсатора затвора таким образом, чтобы временная константа резистор-конденсатор равнялась Propagation delay значению параметров. ДляQuadraticвыход, входная потребность затвора отстает, чтобы аппроксимировать Propagation delay значение параметров.
Начальные условия блока зависят от выбранного выхода модели:
Для
Linearмодель, высокое начальное условие соответствует High level output voltage значению параметров,V_OH, и низкое начальное условие соответствует Low level output voltage значению параметров,V_OL.Для
Quadraticмодель, высокое начальное условие является значением, близким к Supply voltage значениям параметров,Vcc, и низкое начальное условие близко к0.
Выходное напряжение блока зависит от выбранного выхода модели:
Для
Linearмодель, выход высокий является High level output voltage значением параметров, а выход низкий является Low level output voltage значением параметров.Для
Quadraticмодель, выход напряжение для Высоких и Низких состояний является функцией от выхода тока, как объяснено в Quadratic Model Выхода и Параметров. Для нулевого тока нагрузки, выход высоким является Vcc (Supply voltage значения параметров), и выход низким является ноль вольт.
График напряжения
Чтобы получить доступ к графику напряжения для каждого электрического порта, в вашей модели щелкните правой кнопкой мыши блок и в контекстном меню выберите Electrical > Basic Characteristics.
Допущения и ограничения
Блок не моделирует внутренние отдельные устройства MOSFET, которые образуют ворота (за исключением конечной пары MOSFET, если вы выбираете Quadratic опция для параметра Output current-voltage relationship). Это ограничение имеет следующие последствия:
Блок не точно моделирует реакцию затвора на входной шум и входы, которые окружают логическое пороговое напряжение.
Блок не точно моделирует динамическую характеристику.
Схемы, которые включают в себя путь обратной связи вокруг набора логических затворов, могут потребовать, чтобы ненулевая задержка распространения была установлена на одном или нескольких затворах.
Порты
Сохранение
Параметры
Примеры моделей
Расширенные возможности
См. также
CMOS AND | CMOS Buffer | CMOS NOR | CMOS NOT | CMOS OR | CMOS XOR | S-R Latch | Schmitt Trigger