Объект рациональной функции, заданный как rational объект.

Verilog - имя файла, в который можно записать модуль, заданное как вектор символов или строковый скаляр.

The filename может быть задан с именем и расширением пути или без него. Расширение по умолчанию, .va, добавляется автоматически, если filename не заканчивается этим расширением. Имя модуля, которое используется в файле, является частью filename аргумент, который остается при удалении имени пути и расширения.

Имя каждой входной сети модуля в виде вектора символов или строкового скаляра.

Имя каждой выходной сети модуля в виде вектора символов или строкового скаляра.

Точность следующих параметров модуля Verilog-A, использующих спецификации преобразования языка C, заданную в виде вектора символов или строкового скаляра. Спецификации преобразования языка C включают:

Для получения дополнительной информации о том, как задать printformat, см. Спецификацию формата для fprintf.

Предопределенная дисциплина Verilog-A сетей, заданная в виде вектора символов или строкового скаляра. The discipline Аргумент задает атрибуты и характеристики, связанные с сетями.

Список заголовочных файлов для включения в модуль с помощью 'include' Verilog-A операторы, заданные как вектор символов или строковый скаляр.