HDL Reciprocal

Вычислите обратную с помощью метода приближения Ньютона-Рафсона

Библиотека

Simulink Extras/Дополнительная математика

Описание

Блок HDL Reciprocal использует итерационный метод Ньютона-Рафсона, чтобы вычислить взаимность входного сигнала блока. Метод Ньютона-Рафсона использует линейное приближение, чтобы последовательно найти лучшие приближения к корням действительной функции.

Взаимное значение вещественного числа $a$ задается как нуль функции:

$f (x) = \frac{1}{x} - a$

HDL Coder™ выбирает начальную оценку в области значений $0 < x_{0} < \frac{2}{a}$ так как это область сходимости для функции.

Чтобы последовательно вычислить корни функции, задайте параметр Number of iterations в диалоговом окне Параметров блоков. Процесс повторяется как:

$x_{i + 1} = x_{i} - \frac{f (x_{i})}{f' (x_{i})} = x_{i} + (x_{i} - a x_{i}^{2}) = x_{i} . (2 - a x_{i})$

$f' (x)$ является производной функции $f (x)$ .

Следующая таблица показывает сравнение симуляции поведения HDL Reciprocal с Math Reciprocal блоком:

Math Reciprocal	HDL Reciprocal
Вычисляет взаимное значение как 1/N с помощью оператора HDL-деления (/) для реализации деления.	Использует итерационный метод Ньютона-Рафсона. Блок вычисляет приблизительное значение взаимности входа блока и может привести к различным результатам симуляции по сравнению с блоком Math Returcal. Чтобы соответствовать результатам симуляции с Math Reciprocal блоком, увеличьте количество итераций для HDL Reciprocal блока.

Math Reciprocal

HDL Reciprocal

Вычисляет взаимное значение как 1/N с помощью оператора HDL-деления (/) для реализации деления.

Использует итерационный метод Ньютона-Рафсона. Блок вычисляет приблизительное значение взаимности входа блока и может привести к различным результатам симуляции по сравнению с блоком Math Returcal.

Чтобы соответствовать результатам симуляции с Math Reciprocal блоком, увеличьте количество итераций для HDL Reciprocal блока.

Параметры

Number of iterations: Количество итераций Ньютона-Рафсона. Значение по умолчанию является 3.

Порты

Блок имеет следующие порты:

Вход

Поддерживаемые типы данных: Fixed-point, целое число (со знаком или без знака), double, single
Минимальная ширина бита: 2
Максимальная ширина бита: 128

Выход

Тип входных данных	Выход данных
дважды	дважды
одинок	одинок
встроенное целое число	встроенное целое число
встроенная фиксированная точка	встроенная фиксированная точка
`fi` (value, 0, word_length, fraction_length)	`fi` (value, 0, word_length, word_length – <reservedrangesplaceholder0>–1)
`fi` (value, 1, word_length, fraction_length)	`fi` (value, 1, word_length, word_length – <reservedrangesplaceholder0>–2)

Вопросы совместимости

расширить все

HDL Reciprocal not recommended

Не рекомендуемый запуск в R2021a

HDL Reciprocal не рекомендуется. Для получения эквивалентной функциональности смотрите reciprocal функция в блоке Math Function.

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет многоциклические реализации, которые вводят дополнительную задержку в сгенерированный код. Чтобы увидеть добавленную задержку, просмотрите сгенерированную модель или модель валидации. См. Сгенерированную модель и модель валидации (HDL Coder).

Архитектура Дополнительные циклы задержки Описание

Архитектура	Дополнительные циклы задержки	Описание
`ReciprocalNewton` (по умолчанию)	`Iterations` + 1	Используйте многократную реализацию итерационного метода Ньютона. Выберите эту опцию, чтобы оптимизировать площадь. Значение по умолчанию для `Iterations` 3. Рекомендуемое значение для `Iterations` от 2 до 10. Если `Iterations` находится вне рекомендуемой области значений, HDL Coder отображает сообщение.
`ReciprocalNewtonSingleRate`	(`Iterations` * 2) + 1	Используйте односкоростной конвейерный метод Ньютона. Выберите эту опцию, чтобы оптимизировать скорость или если вы хотите получить одну реализацию скорости. Значение по умолчанию для `Iterations` 3. Рекомендуемое значение для `Iterations` находится между 2 и 10. Если `Iterations` находится вне рекомендуемой области значений, кодер отображает сообщение.

ReciprocalNewton (по умолчанию)

Iterations + 1

Используйте многократную реализацию итерационного метода Ньютона. Выберите эту опцию, чтобы оптимизировать площадь.

Значение по умолчанию для Iterations 3.

Рекомендуемое значение для Iterations от 2 до 10. Если Iterations находится вне рекомендуемой области значений, HDL Coder отображает сообщение.

ReciprocalNewtonSingleRate

(Iterations * 2) + 1

Используйте односкоростной конвейерный метод Ньютона. Выберите эту опцию, чтобы оптимизировать скорость или если вы хотите получить одну реализацию скорости.

Значение по умолчанию для Iterations 3.

Рекомендуемое значение для Iterations находится между 2 и 10. Если Iterations находится вне рекомендуемой области значений, кодер отображает сообщение.

Свойства блоков

Общая информация
ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

HDL Reciprocal

Библиотека

Описание

Параметры

Порты

Вопросы совместимости

HDL Reciprocal not recommended

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

См. также

Документация Simulink

Поддержка

Документация

HDL Reciprocal

Библиотека

Описание

Параметры

Порты

Вопросы совместимости

HDL Reciprocal not recommended

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

См. также

Документация Simulink

Поддержка

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.