Compare To Constant

Определите, как сигнал сравнивается с заданной константой

Библиотека:
Simulink/Логические и битовые операции
HDL-кодер/логика и битовые операции

Описание

Блок Compare To Constant сравнивает входной сигнал с константой. Задайте константу в параметре Constant value. Задайте, как вход сравнивается с постоянным значением с параметром Operator.

Порты

Вход

расширить все

`Port_1` - Входной сигнал
скаляр

Входной сигнал, заданный как скаляр, сравнивается с нулем. Блок сначала преобразует свой параметр Constant value в тип входных данных, а затем выполняет указанную операцию.

Выход

расширить все

`Port_1` - Выходной сигнал
0 | 1

Выходные выходы 0 если сравнение ложно, и 1 если это true.

Типы данных: uint8 | Boolean

Параметры

расширить все

`Operator` - Логический оператор
< = (по умолчанию) | = = | ~ = | < | > =

| >

Этот параметр может иметь следующие значения:

== - Определите, равен ли вход заданной константе.
~= - Определите, не равен ли вход заданной константе.
< - Определите, меньше ли вход заданной константы.
<= - Определите, меньше ли входной параметр заданной константы или равен ему.
> - Определите, больше ли вход заданной константы.
>= - Определите, является ли вход большим или равным заданной константе.

Программное использование

Параметры блоков: relop

Тип: Вектор символов

Значения: '==' | '~='| '<' |'<='| '>='| '>'

По умолчанию: '<='

`Constant value` - Константа для сравнения с
постоянный

Задайте постоянное значение, с которым сравнивается вход.

Программное использование

Параметры блоков: const

Тип: Вектор символов

Значение: скалярный вектор | | матрица | N-D массив

По умолчанию: '3.0'

`Output data type` - Тип данных выхода
`boolean` (по умолчанию) | `uint8`

Задайте тип данных выхода, boolean или uint8.

Программное использование

Параметры блоков: OutDataTypeStr

Тип: Вектор символов

Значения: 'boolean' | 'uint8'

По умолчанию: 'boolean'

`Enable zero-crossing detection` - Выберите, чтобы включить обнаружение пересечения нулем
`'on'` (по умолчанию) | `'off'`

Выберите, чтобы включить обнаружение пересечения нулем. Для получения дополнительной информации смотрите Обнаружение пересечения нулем.

Программное использование

Параметры блоков: ZeroCross

Тип: Вектор символов

Значения: 'off' | 'on'

По умолчанию: 'on'

Примеры моделей

Рисунок закона больших чисел

Используйте системные блоки MATLAB, чтобы проиллюстрировать закон больших чисел.

Откройте модель

Характеристики блоков

Типы данных	`Boolean` \| `double` \| `enumerated` \| `fixed point` \| `half` \| `integer` \| `single`
Прямое сквозное соединение	`yes`
Многомерные сигналы	`yes`
Сигналы переменного размера	`yes`
Обнаружение пересечения нулем	`yes`

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Комплексные данные

Этот блок поддерживает генерацию кода для сложных сигналов.

Документация

Compare To Constant

Описание

Порты

Вход

`Port_1` - Входной сигнал
скаляр

Выход

`Port_1` - Выходной сигнал
0 | 1

Параметры

`Operator` - Логический оператор
< = (по умолчанию) | = = | ~ = | < | > =

Программное использование

`Constant value` - Константа для сравнения с
постоянный

Программное использование

`Output data type` - Тип данных выхода
`boolean` (по умолчанию) | `uint8`

Программное использование

`Enable zero-crossing detection` - Выберите, чтобы включить обнаружение пересечения нулем
`'on'` (по умолчанию) | `'off'`

Программное использование

Примеры моделей

Рисунок закона больших чисел

Характеристики блоков

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК
Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Документация Simulink

Поддержка

Документация

Compare To Constant

Описание

Порты

Вход

Port_1 - Входной сигнал скаляр

Выход

Port_1 - Выходной сигнал 0 | 1

Параметры

Operator - Логический оператор < = (по умолчанию) | = = | ~ = | < | > =

Программное использование

Constant value - Константа для сравнения с постоянный

Программное использование

Output data type - Тип данных выхода boolean (по умолчанию) | uint8

Программное использование

Enable zero-crossing detection - Выберите, чтобы включить обнаружение пересечения нулем 'on' (по умолчанию) | 'off'

Программное использование

Примеры моделей

Рисунок закона больших чисел

Характеристики блоков

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Документация Simulink

Поддержка

`Port_1` - Входной сигнал
скаляр

`Port_1` - Выходной сигнал
0 | 1

`Operator` - Логический оператор
< = (по умолчанию) | = = | ~ = | < | > =

`Constant value` - Константа для сравнения с
постоянный

`Output data type` - Тип данных выхода
`boolean` (по умолчанию) | `uint8`

`Enable zero-crossing detection` - Выберите, чтобы включить обнаружение пересечения нулем
`'on'` (по умолчанию) | `'off'`

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК
Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.