Decrement Stored Integer

Уменьшите сохраненное целочисленное значение сигнала на единицу

развернуть все на странице

Библиотека:
Simulink/Дополнительная математика и дискретная/Дополнительная математика: Шаг - Сокращение
HDL-кодер/математические операции

Описание

Блок Decrement Stored Integer уменьшает сохраненное целое число сигнала на единицу.

Сигналы с плавающей точкой также уменьшаются на единицу, и переполнения всегда оборачиваются.

Порты

Вход

расширить все

`Port_1` - Входной сигнал
скаляр | вектор | матрица

Входной сигнал, заданный как скаляр, вектор или матрица.

Выход

расширить все

`Port_1` - Выходной сигнал
скаляр | вектор | матрица

Выходы - это сохраненное целое значение входного сигнала, уменьшенное на единицу. Сигналы с плавающей точкой также уменьшаются на единицу, и переполнения всегда оборачиваются. В качестве совпадающего типа данных выход и размеры входа.

Примеры моделей

Increment and Decrement Stored Integer Values

Инкрементные и декрементные сохраненные целые значения

Увеличьте и уменьшите сохраненное целое число сигнала на единицу.

Откройте модель

Характеристики блоков

Типы данных	`double` \| `fixed point` \| `integer` \| `single`
Прямое сквозное соединение	`no`
Многомерные сигналы	`no`
Сигналы переменного размера	`yes`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генератор кода не группирует явно примитивные блоки, которые составляют блок неатомной маскированной подсистемы в сгенерированном коде. Эта гибкость обеспечивает более эффективную генерацию кода. В некоторых случаях можно достичь группировки, сконфигурировав маскированный блок подсистемы для выполнения в качестве атомарного модуля путем выбора опции Treat as atomic unit.

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Decrement Real World | Decrement Time To Zero | Decrement To Zero | Increment Stored Integer

Темы

Номера с фиксированной точкой

Представлено до R2006a

Документация Simulink

Поддержка

Сообщество Экспонента

Документация