Decrement To Zero

Уменьшите реальное значение сигнала на единицу, но только до нуля

развернуть все на странице

Библиотека:
Simulink/Дополнительная математика и дискретная/Дополнительная математика: Шаг - Сокращение

Описание

Блок Decrement To Zero уменьшает значение сигнала в реальном мире на единицу. Выход никогда не опускается ниже нуля.

Порты

Вход

расширить все

`Port_1` - Входной сигнал
скаляр | вектор | матрица

Входной сигнал, заданный как скаляр, вектор или матрица.

Выход

расширить все

`Port_1` - Выходной сигнал
скаляр | вектор | матрица

Выход является реальным значением входного сигнала, уменьшенным на единицу. Выход никогда не опускается ниже нуля. В качестве совпадающего типа данных выход и размеры входа.

Примеры моделей

Increment and Decrement Real-World Values

Приращение и декрементирование значений реального мира

Увеличение и уменьшение реального значения сигнала с помощью блоков Increment Real World, Declement Real World, Declement Time To Zero и Decrement To Zero.

Откройте модель

Характеристики блоков

Типы данных	`double` \| `fixed point` \| `integer` \| `single`
Прямое сквозное соединение	`no`
Многомерные сигналы	`no`
Сигналы переменного размера	`no`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генератор кода не группирует явно примитивные блоки, которые составляют блок неатомной маскированной подсистемы в сгенерированном коде. Эта гибкость обеспечивает более эффективную генерацию кода. В некоторых случаях можно достичь группировки, сконфигурировав маскированный блок подсистемы для выполнения в качестве атомарного модуля путем выбора опции Treat as atomic unit.

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Decrement Real World | Decrement Stored Integer | Decrement Time To Zero

Темы

Номера с фиксированной точкой

Представлено до R2006a

Документация Simulink

Поддержка

Сообщество Экспонента

Документация