Interval Test Dynamic

Определите, находится ли сигнал в заданном интервале

Библиотека:
Simulink/Логические и битовые операции

Описание

Блок Interval Test Dynamic выводит true (1) если вход находится между значениями внешних сигналов up и lo. Блок выводит false (0), если вход находится вне этих значений. Чтобы управлять тем, как блок обрабатывает входные значения, которые равны lo сигнала или up сигнала, используйте Interval closed on left и Interval closed on right флажки.

Порты

Вход

расширить все

`up` - Верхний предел интервала
скалярный | вектор | матрица | N-D массив

Верхний предел интервала, заданный как скаляр, вектор, матрица или N-D массив.

Ограничения

Когда входной сигнал является перечисляемым типом, up и lo сигналы должны быть одного и того же перечисляемого типа.

`u` - Входной сигнал
скалярный | вектор | матрица | N-D массив

Входной сигнал, заданный как скаляр, вектор, матрица или N-D массив.

Ограничения

`lo` - Нижний предел интервала
скалярный | вектор | матрица | N-D массив

Нижний предел интервала, заданный как скаляр, вектор, матрица или N-D массив.

Ограничения

Выход

расширить все

`y` - Выходной сигнал
скалярный | вектор | матрица | N-D массив

Выходной сигнал, указывающий, попадают ли входные значения в заданный интервал. Можно задать Output data type следующим boolean или uint8.

Типы данных: uint8 | Boolean

Параметры

расширить все

`Interval closed on right` - Включить верхнее предельное значение
`on` (по умолчанию) | `off`

Когда вы устанавливаете этот флажок, значение сигнала, соединенного с up входным портом, включается в интервал, для которого блок выводит true (1).

Программное использование

Параметры блоков: IntervalClosedRight

Тип: Вектор символов

Значения: 'on' | 'off'

По умолчанию: 'on'

`Interval closed on left` - Включить нижнее предельное значение
`on` (по умолчанию) | `off`

Когда вы устанавливаете этот флажок, значение сигнала, соединенного с lo входным портом, включается в интервал, для которого блок выводит true (1).

Программное использование

Параметры блоков: IntervalClosedLeft

Тип: Вектор символов

Значения: 'on' | 'off'

По умолчанию: 'on'

`Output data type` - Тип выходных данных
`boolean` (по умолчанию) | `uint8`

Задайте тип выходных данных следующим boolean или uint8.

Программное использование

Параметры блоков: OutDataTypeStr

Тип: Вектор символов

Значения: 'boolean' | 'uint8'

По умолчанию: 'boolean'

Примеры моделей

Detect Signal Values Within a Dynamically Specified Interval

Обнаружение значений сигналов в динамически заданном интервале

Обнаружите, когда входной сигнал попадает в динамически заданный интервал.

Откройте модель

Характеристики блоков

Типы данных	`Boolean` \| `double` \| `enumerated` \| `fixed point` \| `integer` \| `single`
Прямое сквозное соединение	`yes`
Многомерные сигналы	`yes`
Сигналы переменного размера	`no`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

Interval Test Dynamic

Описание

Порты

Вход

`up` - Верхний предел интервала
скалярный | вектор | матрица | N-D массив

Ограничения

`u` - Входной сигнал
скалярный | вектор | матрица | N-D массив

Ограничения

`lo` - Нижний предел интервала
скалярный | вектор | матрица | N-D массив

Ограничения

Выход

`y` - Выходной сигнал
скалярный | вектор | матрица | N-D массив

Параметры

`Interval closed on right` - Включить верхнее предельное значение
`on` (по умолчанию) | `off`

Программное использование

`Interval closed on left` - Включить нижнее предельное значение
`on` (по умолчанию) | `off`

Программное использование

`Output data type` - Тип выходных данных
`boolean` (по умолчанию) | `uint8`

Программное использование

Примеры моделей

Обнаружение значений сигналов в динамически заданном интервале

Характеристики блоков

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК
Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Документация Simulink

Поддержка

Документация

Interval Test Dynamic

Описание

Порты

Вход

up - Верхний предел интервала скалярный | вектор | матрица | N-D массив

Ограничения

u - Входной сигнал скалярный | вектор | матрица | N-D массив

Ограничения

lo - Нижний предел интервала скалярный | вектор | матрица | N-D массив

Ограничения

Выход

y - Выходной сигнал скалярный | вектор | матрица | N-D массив

Параметры

Interval closed on right - Включить верхнее предельное значение on (по умолчанию) | off

Программное использование

Interval closed on left - Включить нижнее предельное значение on (по умолчанию) | off

Программное использование

Output data type - Тип выходных данных boolean (по умолчанию) | uint8

Программное использование

Примеры моделей

Обнаружение значений сигналов в динамически заданном интервале

Характеристики блоков

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Документация Simulink

Поддержка

`up` - Верхний предел интервала
скалярный | вектор | матрица | N-D массив

`u` - Входной сигнал
скалярный | вектор | матрица | N-D массив

`lo` - Нижний предел интервала
скалярный | вектор | матрица | N-D массив

`y` - Выходной сигнал
скалярный | вектор | матрица | N-D массив

`Interval closed on right` - Включить верхнее предельное значение
`on` (по умолчанию) | `off`

`Interval closed on left` - Включить нижнее предельное значение
`on` (по умолчанию) | `off`

`Output data type` - Тип выходных данных
`boolean` (по умолчанию) | `uint8`

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК
Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.