.
Блок Model Info игнорируется во время генерации кода.
HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.
Лучшие практикиПри использовании блоков Model Info в моделях, нацеленных на генерацию HDL-кода, рассмотрите использование только символов ASCII в тексте, который вы вводите для отображения на блоке Model Info. Если у вас есть символы, отличные от ASCII, в сгенерированном HDL-коде, инструменты симуляции и синтеза могут не скомпилировать код.
Архитектура HDLЭтот блок имеет одну архитектуру HDL по умолчанию.
Свойства блоковConstrainedOutputPipeline | Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является 0 . Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
|
InputPipeline | Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является 0 . Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
|
OutputPipeline | Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является 0 . Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).
|
.