Если у вас есть существующая модель, подсистема или субдиаграмма в Simulink®, сконфигурируйте фрагменты вашего проекта для анализа Simulink Design Verifier™. Используйте подход снизу вверх, сначала анализируя меньшие компоненты для получения наилучших результатов с большой или сложной моделью. Если вы только начинаете процесс проекта, смотрите Проект Факторов.
sldvcompat | Проверьте модель на совместимость с анализом |
sldvextract | Извлеките содержимое подсистемы или субдиаграммы в новую модель для анализа |
sldvisactive | Проверьте обновление блока |
Основной рабочий процесс для Simulink Design Verifier
Обзор базового рабочего процесса Simulink Design Verifier.
Проверяйте совместимость модели
Описывает, как проверить, совместима ли ваша модель с Simulink Design Verifier.
Указатель с автоматическим заглушением
Как использовать автоматическое заглушение.
Извлечение подсистем для анализа
Объясняет, как подсистемы и атомарные субдиаграммы извлекаются для индивидуального анализа.
Сгенерируйте тесты для подсистемы
Анализ отдельной подсистемы.
Анализ атомарной субдиаграммы Stateflow
Анализ атомарной субдиаграммы с помощью программного обеспечения Simulink Design Verifier.
Анализ простой модели примера с помощью Simulink Design Verifier.
Описывает методы для анализа большой модели.
Конфигурирование S-функции для генерации теста
В этом примере показано, как скомпилировать S-функцию, чтобы быть совместимой с Simulink ® Design Verifier™ для генерации теста .
Восходящий подход к анализу модели
Объясняет преимущества анализа модели, начиная с низкоуровневых элементов.
Задайте опции анализа и сконфигурируйте выход Simulink Design Verifier.
Опции Simulink Design Verifier
Обзор параметров Simulink Design Verifier в диалоговом окне Параметров конфигурации.
Библиотека блоков Simulink Design Verifier
Доступ к библиотеке блоков Simulink Design Verifier.
Ограничения поддержки функций программного обеспечения Simulink
Списки функций программного обеспечения Simulink, которые Simulink Design Verifier не поддерживает.
Поддерживаемые и неподдерживаемые блоки Simulink в Simulink Design Verifier
Перечисляет блоки Simulink, которые Simulink Design Verifier поддерживает и не поддерживает.
Поддержка ограничений для блоков Model
Simulink Design Verifier поддерживает блок Model с некоторыми ограничениями.
Ограничения на поддержку функций программного обеспечения Stateflow
Список Stateflow® функции программного обеспечения, которые Simulink Design Verifier и программное обеспечение Fixed-Point Designer™ не поддерживают.
Ограничения поддержки MATLAB для генерации кода
Перечисляет ограничения, связанные с поддержкой программного обеспечения Simulink Design Verifier для MATLAB® для генерации кода.
Ограничения поддержки и факторов по S-функциям и коду C/C + +
Описывает ограничения и факторы S-функций и Сгенерированного кода в Simulink Design Verifier.
