При создании модели можно задать минимальное и максимальное значения на входных портах, чтобы имитировать ограничения окружающей среды как часть вашего проекта. Simulink® Design Verifier™ анализ могут автоматически рассматривать эти значения как ограничения для:
Поиск ошибок проектирования
Генерация теста
Проверка свойств
Установка минимального и максимального входных значений подобна использованию блока Test Condition для ограничения сигналов генерации теста или блока Proof Assumption для ограничения сигналов для проверки свойств. Блоки Test Condition и Proof Assumption захватывают ограничения анализа. Программное обеспечение Simulink Design Verifier может также рассматривать ограничения проекта, захваченные в минимальном и максимальном параметрах блока Inport, в качестве ограничений для анализа.
Примечание
Для получения дополнительной информации о значениях сигнала смотрите Исследуйте значения сигналов.
По умолчанию Simulink Design Verifier рассматривает любые минимальные и максимальные входные значения, заданные для блоков Inport в вашей модели. Чтобы включить эту возможность:
На вкладке Design Verifier, в разделе Prepare, в раскрывающемся меню настроек режима нажмите Settings.
В диалоговом окне Параметров конфигурации на панели Design Verifier выберите параметр Use specified input minimum and maximum values.
После завершения анализа, чтобы просмотреть минимальные и максимальные ограничения проекта для модели, нажмите Generate detailed analysis reports.
Ограничения перечислены в Analysis Information главе отчета Simulink Design Verifier.
Поддержка Simulink Design Verifier для заданных минимальных и максимальных значений имеет следующие ограничения:
Анализ рассматривает указанные минимальное и максимальное значения только в блоках Inport корневого уровня. Анализ игнорирует минимальное и максимальное значения, заданные в других блоках Simulink.