Memory Traffic Generator

Сгенерируйте трафик к контроллеру памяти

Библиотека:
SoC Blockset/Память

Описание

При подключении к контроллеру памяти Memory Traffic Generator блок генерирует запросы на чтение или запись в память, действуя как мастер. Используйте этот блок, чтобы смоделировать влияние, которое доступ к памяти мастера оказывает на ваш алгоритм, не симулируя явно поведение этого мастера. Можно также использовать блок Memory Traffic Generator, чтобы охарактеризовать эффективность подсистемы памяти при меняющихся уровнях конфликта доступа к памяти.

Примечание

Чтобы смоделировать споры в памяти, Memory Traffic Generator блокирует доступ к памяти, конкурирует в арбитраже и освобождает доступ. Блок Memory Traffic Generator не активно читает и не записывает из памяти.

Порты

Вход

расширить все

`burstDone` - Конец пакета и доступ к памяти
скаляр

Этот порт сообщения получает управляющие сообщения от подключенного блока Memory Controller, который был завершен запрошенной транзакцией пакета. Подключите выходной сигнал burstDone от блока Memory Controller к этому порту. Дополнительные сведения о сообщениях см. в разделе Сообщения.

Типы данных: BurstRequest2BusObj

Выход

расширить все

`burstReq` - Запросите доступ к памяти от контроллера памяти
скаляр

Этот порт сообщения отправляет сообщение с запросом пакетного доступа от контроллера памяти. Подключите этот порт к burstReq входному порту блока Memory Controller. Дополнительные сведения о сообщениях см. в разделе Сообщения.

Типы данных: BurstRequest2BusObj

Параметры

расширить все

`Request type` - Выберите между запросом на запись или чтение
`Writer` (по умолчанию) | `Reader`

Выберите между типом запроса на запись или чтение для блока, который будет сгенерирован. Задайте Writer или Reader, соответственно.

`Total burst requests` - Количество запросов пакета для генерации
`100` (по умолчанию) | целое число, больше 1

Сгенерируйте повторяющиеся шаблоны трафика, установив это значение на целое число, больше единицы.

`Burst size (bytes)` - Размер сгенерированных пакетных транзакций
`256` (по умолчанию) | скаляром

Укажите размер каждой пакетной транзакции в байтах. Этот параметр, наряду с шириной datapath (как настроено в параметрах конфигурации), управляет длиной пакета.

Например, если размер пакета составляет 256 байт, и блок Memory Channel сконфигурирован с Data width (bits) набором 64 (8 байт), то Burst length вычисляется как 256/8 = 32.

`Time between bursts (s)` - Время симуляции между пакетными запросами
`1e-6` (по умолчанию) | время, в секундах

Задайте время симуляции между пакетными запросами в секундах.

Зависимости

Чтобы включить этот параметр, очистите параметр Allow simulation only parameters.

Совет

Если вы очистили Allow simulation only parameters, и этот параметр не отображается - нажатие кнопки Apply в нижней части диалогового окна Параметров блоков.

`Allow simulation only parameters` - Сконфигурируйте дополнительные параметры только для симуляции
`on` (по умолчанию) | `off`

Выберите этот параметр, чтобы включить строение только параметров симуляции.

`First burst time` - Время симуляции для начального запроса пакета
`10e-6` (по умолчанию) | время, в секундах

Задайте время симуляции, в секундах, для отправки начального запроса пакета. Это значение должно быть положительным действительным скаляром.

Зависимости

Чтобы включить этот параметр, выберите Allow simulation only parameters параметр.

`Random time between bursts (s)` - Область значений времени симуляции для повторяющихся запросов
`[1e-6 1e-6]` (по умолчанию) | вектор вида [min max]

Задайте область значений времени симуляции между пакетными запросами с вектором формы [min max].

min - это минимальное время в секундах между повторяющимися запросами.
max - это максимальное время в секундах между повторяющимися запросами.

min и max должны быть неотрицательными, а max должны быть больше min.

Чтобы задать детерминированную скорость, установите минимальное и максимальное время между запросами на одно и то же значение. Если требуется повторяемая рандомизация, укажите seed в параметрах конфигурации на панели Hardware Implementation. Для получения дополнительной информации об установке начального значения смотрите Симуляция задач и памяти.

Зависимости

Чтобы включить этот параметр, выберите параметр Allow simulation only parameters.

`Wait for burst done` - Подождите сигнала пакетного завершения перед генерацией следующего запроса
`off` (по умолчанию) | `on`

Выберите этот параметр, чтобы дождаться пакетного сигнала от предыдущего пакета перед генерацией следующего запроса пакета. Очистите этот параметр, чтобы сгенерировать пакетные запросы независимо от другого главного трафика. Чтобы получить известную скорость передачи данных, очистите этот параметр.

`Enable assertion` - Включите подробную информацию
`off` (по умолчанию) | `on`

Выберите этот параметр, чтобы просмотреть диагностические сообщения, когда блок Traffic Generator отбрасывает пакет. Очистка этого параметра повышает эффективность симуляции.

Расширенные возможности

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Чтобы автоматически сгенерировать HDL-код для вашего проекта и выполнить его на однокристальном устройстве, используйте инструмент SoC Builder. См. «Генерация проекта СнК».

Документация

Memory Traffic Generator

Описание

Порты

Вход

`burstDone` - Конец пакета и доступ к памяти
скаляр

Выход

`burstReq` - Запросите доступ к памяти от контроллера памяти
скаляр

Параметры

`Request type` - Выберите между запросом на запись или чтение
`Writer` (по умолчанию) | `Reader`

`Total burst requests` - Количество запросов пакета для генерации
`100` (по умолчанию) | целое число, больше 1

`Burst size (bytes)` - Размер сгенерированных пакетных транзакций
`256` (по умолчанию) | скаляром

`Time between bursts (s)` - Время симуляции между пакетными запросами
`1e-6` (по умолчанию) | время, в секундах

Зависимости

`Allow simulation only parameters` - Сконфигурируйте дополнительные параметры только для симуляции
`on` (по умолчанию) | `off`

`First burst time` - Время симуляции для начального запроса пакета
`10e-6` (по умолчанию) | время, в секундах

Зависимости

`Random time between bursts (s)` - Область значений времени симуляции для повторяющихся запросов
`[1e-6 1e-6]` (по умолчанию) | вектор вида [min max]

Зависимости

`Wait for burst done` - Подождите сигнала пакетного завершения перед генерацией следующего запроса
`off` (по умолчанию) | `on`

`Enable assertion` - Включите подробную информацию
`off` (по умолчанию) | `on`

Расширенные возможности

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Документация SoC Blockset

Поддержка

Документация

Memory Traffic Generator

Описание

Порты

Вход

burstDone - Конец пакета и доступ к памяти скаляр

Выход

burstReq - Запросите доступ к памяти от контроллера памяти скаляр

Параметры

Request type - Выберите между запросом на запись или чтение Writer (по умолчанию) | Reader

Total burst requests - Количество запросов пакета для генерации 100 (по умолчанию) | целое число, больше 1

Burst size (bytes) - Размер сгенерированных пакетных транзакций 256 (по умолчанию) | скаляром

Time between bursts (s) - Время симуляции между пакетными запросами 1e-6 (по умолчанию) | время, в секундах

Зависимости

Allow simulation only parameters - Сконфигурируйте дополнительные параметры только для симуляции on (по умолчанию) | off

First burst time - Время симуляции для начального запроса пакета 10e-6 (по умолчанию) | время, в секундах

Зависимости

Random time between bursts (s) - Область значений времени симуляции для повторяющихся запросов [1e-6 1e-6] (по умолчанию) | вектор вида [min max]

Зависимости

Wait for burst done - Подождите сигнала пакетного завершения перед генерацией следующего запроса off (по умолчанию) | on

Enable assertion - Включите подробную информацию off (по умолчанию) | on

Расширенные возможности

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Преобразование с фиксированной точкой Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Документация SoC Blockset

Поддержка

`burstDone` - Конец пакета и доступ к памяти
скаляр

`burstReq` - Запросите доступ к памяти от контроллера памяти
скаляр

`Request type` - Выберите между запросом на запись или чтение
`Writer` (по умолчанию) | `Reader`

`Total burst requests` - Количество запросов пакета для генерации
`100` (по умолчанию) | целое число, больше 1

`Burst size (bytes)` - Размер сгенерированных пакетных транзакций
`256` (по умолчанию) | скаляром

`Time between bursts (s)` - Время симуляции между пакетными запросами
`1e-6` (по умолчанию) | время, в секундах

`Allow simulation only parameters` - Сконфигурируйте дополнительные параметры только для симуляции
`on` (по умолчанию) | `off`

`First burst time` - Время симуляции для начального запроса пакета
`10e-6` (по умолчанию) | время, в секундах

`Random time between bursts (s)` - Область значений времени симуляции для повторяющихся запросов
`[1e-6 1e-6]` (по умолчанию) | вектор вида [min max]

`Wait for burst done` - Подождите сигнала пакетного завершения перед генерацией следующего запроса
`off` (по умолчанию) | `on`

`Enable assertion` - Включите подробную информацию
`off` (по умолчанию) | `on`

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.