HV Counter

Подсчет активных размерностей потока пикселей

Библиотека:
Vision HDL Toolbox/Утилиты

Описание

Блок HV Counter анализирует видеопоток и возвращает текущее количество линий на систему координат и пикселей на линию. Блок также задерживает управляющие сигналы потока пикселей, чтобы соответствовать результату подсчета. Используйте этот блок для алгоритмов, которые используют расположение пикселя в систему координат или необходимую область.

Эта форма волны показывает управляющие сигналы в потоке пикселей и результирующие выходные выходы счетчика для первых двух линий видеокадра, который имеет 10 пикселей на строку. Блок HV Counter имеет задержку в два цикла, чтобы вернуть текущие значения счетчика.

Порты

Этот блок использует шину для сигналов управления системой координат, сопоставленных с каждым пикселем потока пикселей. Этот интерфейс позволяет блоку работать независимо от размера и формата изображения. Все блоки Vision HDL Toolbox™ используют один и тот же потоковый интерфейс. Блок принимает и возвращает шину, содержащую пять управляющих сигналов. Сигналы управления указывают валидность каждого пикселя и его местоположение в системе координат. Полное описание интерфейса см. в разделе Потоковый пиксельный интерфейс.

Вход

расширить все

`ctrl` - Сигналы управления, сопоставленные с потоком пикселей
`pixelcontrol` автобус

The pixelcontrol шина содержит пять сигналов. Сигналы описывают валидность пикселя и его местоположение в системе координат. Для получения дополнительной информации смотрите Pixel Control Bus.

Типы данных: bus

Выход

расширить все

`hCount` - Расположение пикселей в линии
положительное целое число

Расположение пикселя в линии, возвращаемое как положительное целое число. Блок очищает счетчик пикселей в начале каждой линии. Если входные пиксели на линию превышают размер счетчика, блок возвращает насыщенное значение до начала следующей линии.

Типы данных: fixdt(0,ceil(log2(ActiveVideoLines)),0)

`vCount` - Расположение линии в системе координат
положительное целое число

Расположение линии в системе координат или необходимой области, возвращаемое как положительное целое число. Блок очищает счетчик линий в начале каждой системы координат. Если входные линии на систему координат превышает размер счетчика, блок возвращает насыщенное значение до начала следующей системы координат.

Типы данных: fixdt(0,ceil(log2(ActiveVideoLines)),0)

`ctrl` - Сигналы управления, сопоставленные с потоком пикселей
`pixelcontrol` автобус

Типы данных: bus

Параметры

расширить все

`Active pixels per line` - Максимальное количество пикселей на линию
`320` (по умолчанию) | положительное целое число

Максимальное количество пикселей на линию, заданное как положительное целое число. Блок реализует счетчик пикселей, который имеет _{ceil(log2(ActivePixelsPerLine))} биты. Для примера для системы координат с 320 пикселями на строку счетчик имеет 9 биты. Для системы координат с 1024 пикселями на строку счетчик имеет 11 биты.

`Active video lines` - Максимальное количество линий на систему координат
`240` (по умолчанию) | положительное целое число

Максимальное количество линий на систему координат, заданное в виде положительного целого числа. Блок реализует счетчик линий, который имеет _{ceil(log2(ActiveVideoLines))} биты. Для примера для системы координат с 240 пикселями на строку счетчик имеет 8 биты. Для системы координат с 1080 пикселями на строку счетчик имеет 11 биты.

Примеры моделей

Детектор выбоин на выбоину

Расширяет пример «Генерация изображений мультфильма с использованием двусторонней фильтрации», чтобы включить вычисление центроида и наложение маркера центроида и текстовой метки на обнаруженные выбоины.

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Этот блок поддерживает генерацию кода C/C + + для Simulink^® режимы Accelerator и Rapid Accelerator и для генерации компонентов DPI.

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

HV Counter

Описание

Порты

Вход

`ctrl` - Сигналы управления, сопоставленные с потоком пикселей
`pixelcontrol` автобус

Выход

`hCount` - Расположение пикселей в линии
положительное целое число

`vCount` - Расположение линии в системе координат
положительное целое число

`ctrl` - Сигналы управления, сопоставленные с потоком пикселей
`pixelcontrol` автобус

Параметры

`Active pixels per line` - Максимальное количество пикселей на линию
`320` (по умолчанию) | положительное целое число

`Active video lines` - Максимальное количество линий на систему координат
`240` (по умолчанию) | положительное целое число

Примеры моделей

Детектор выбоин на выбоину

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

См. также

Блоки

Объекты

Документация Vision HDL Toolbox

Поддержка

Документация

HV Counter

Описание

Порты

Вход

ctrl - Сигналы управления, сопоставленные с потоком пикселей pixelcontrol автобус

Выход

hCount - Расположение пикселей в линии положительное целое число

vCount - Расположение линии в системе координат положительное целое число

ctrl - Сигналы управления, сопоставленные с потоком пикселей pixelcontrol автобус

Параметры

Active pixels per line - Максимальное количество пикселей на линию 320 (по умолчанию) | положительное целое число

Active video lines - Максимальное количество линий на систему координат 240 (по умолчанию) | положительное целое число

Примеры моделей

Детектор выбоин на выбоину

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

См. также

Блоки

Объекты

Документация Vision HDL Toolbox

Поддержка

`ctrl` - Сигналы управления, сопоставленные с потоком пикселей
`pixelcontrol` автобус

`hCount` - Расположение пикселей в линии
положительное целое число

`vCount` - Расположение линии в системе координат
положительное целое число

`ctrl` - Сигналы управления, сопоставленные с потоком пикселей
`pixelcontrol` автобус

`Active pixels per line` - Максимальное количество пикселей на линию
`320` (по умолчанию) | положительное целое число

`Active video lines` - Максимальное количество линий на систему координат
`240` (по умолчанию) | положительное целое число

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.