Lookup Table

Сопоставьте входной пиксель с выходным пикселем с помощью пользовательского правила

Библиотека:
Vision HDL Toolbox/Преобразования

Описание

Блок Lookup Table обеспечивает пользовательскую карту один к одному между входным значением пикселя и выходным значением пикселя.

Порты

Этот блок использует интерфейс потокового пикселя с pixelcontrol шина для сигналов управления системой координат. Этот интерфейс позволяет блоку работать независимо от размера и формата изображения. Все блоки Vision HDL Toolbox™ используют один и тот же потоковый интерфейс. Блок принимает и возвращает скалярное значение пикселя и шину, которая содержит пять сигналов управления. Сигналы управления указывают валидность каждого пикселя и его местоположение в системе координат. Чтобы преобразовать систему координат (пиксельную матрицу) в последовательный поток пикселей и сигналы управления, используйте блок Frame To Pixels. Полное описание интерфейса см. в разделе Потоковый пиксельный интерфейс.

Вход

расширить все

`pixel` - Пиксели изображений
скалярный вектор |

Для потоковой передачи с одним пикселем задайте pixel как скалярное значение интенсивности или вектора-строки Number of components значений. Для многопиксельной потоковой передачи задайте pixel как вектор-столбец с Number of pixels значениями интенсивности пикселя. Этот блок не поддерживает мультипиксельную многокомпонентную потоковую передачу.

Целочисленные и типы данных с фиксированной точкой размером более 16 битов не поддерживаются.

double и single типы данных поддерживаются для симуляции, но не для генерации HDL-кода.

`ctrl` - Сигналы управления, сопоставленные с потоком пикселей
`pixelcontrol` автобус

The pixelcontrol шина содержит пять сигналов. Сигналы описывают валидность пикселя и его местоположение в системе координат. Для получения дополнительной информации смотрите Pixel Control Bus.

Для многопиксельной потоковой передачи каждый вектор значений пикселей имеет один набор сигналов управления. Потому что вектор имеет только один valid сигнал, пиксели в векторе должны быть либо все допустимые, либо все недопустимые. The hStart и vStart сигналы применяются к пикселю с самым низким индексом в векторе. The hEnd и vEnd сигналы применяются к пикселю с самым высоким индексом в векторе.

Типы данных: bus

Выход

расширить все

`pixel` - Пиксель изображения
скалярный вектор |

Размерности выходов pixel совпадают с размерностями входных pixel. Блок возвращает выходное pixel как скаляр, вектор-строку с Number of components значениями или вектор-столбец с Number of pixels значениями.

Тип данных задается параметром Table data.

`ctrl` - Сигналы управления, сопоставленные с потоком пикселей
`pixelcontrol` автобус

Типы данных: bus

Параметры

расширить все

`Table data` - Карта между входным пикселем и выходным пикселем
`uint8(0:1:255)` (по умолчанию) | вектор

Сопоставьте между входом пикселем и выходом пикселем в виде строки или вектора-столбца любого типа данных. Тип данных данных таблицы определяет тип данных выхода pixel. Это отображение определяет соответствие один к одному между входом pixel значением и выходом pixel значением.

Длина вектора должна быть 2^WordLength, где WordLength - размер, в битах, входного pixel. Блок Lookup Table не выполняет интерполяцию. Каждое входное значение должно иметь соответствующее выходное значение в таблице.
Наименьшее представимое значение типа входные данные сопоставляется с первым элементом таблицы, второе наименьшее значение сопоставляется со вторым элементом и так далее. Для примера, если вход pixel имеет тип данных fixdt(0,3,1)значение входа 0 преобразуется в первый элемент таблицы, 0,5 преобразуется во второй элемент, 1 преобразуется в третий элемент и так далее.

Когда входной pixel является вектором, блок наследует интерполяционную таблицу для каждого элемента вектора. В этом случае таблицы используют VectorSize × 2^WordLength местоположения памяти.

Пример: uint8(linspace(255,0,256))

Примеры моделей

Вычисление отрицательного изображения

Создайте отрицательное изображение путем просмотра противоположных пиксельных значений в таблице.

Алгоритмы

расширить все

Время ожидания

Задержка блока Lookup Table составляет 2 цикла.

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Этот блок поддерживает генерацию кода C/C + + для Simulink^® режимы Accelerator и Rapid Accelerator и для генерации компонентов DPI.

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
LUTRegisterResetType	Тип сброса выходного регистра интерполяционной таблицы. Выберите `none` синтезировать интерполяционную таблицу в ПЗУ, если целью является FPGA. См. также LUTRegisterResetType (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

Lookup Table

Описание

Порты

Вход

`pixel` - Пиксели изображений
скалярный вектор |

`ctrl` - Сигналы управления, сопоставленные с потоком пикселей
`pixelcontrol` автобус

Выход

`pixel` - Пиксель изображения
скалярный вектор |

`ctrl` - Сигналы управления, сопоставленные с потоком пикселей
`pixelcontrol` автобус

Параметры

`Table data` - Карта между входным пикселем и выходным пикселем
`uint8(0:1:255)` (по умолчанию) | вектор

Примеры моделей

Вычисление отрицательного изображения

Алгоритмы

Время ожидания

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

См. также

Блоки

Объекты

Документация Vision HDL Toolbox

Поддержка

Документация

Lookup Table

Описание

Порты

Вход

pixel - Пиксели изображений скалярный вектор |

ctrl - Сигналы управления, сопоставленные с потоком пикселей pixelcontrol автобус

Выход

pixel - Пиксель изображения скалярный вектор |

ctrl - Сигналы управления, сопоставленные с потоком пикселей pixelcontrol автобус

Параметры

Table data - Карта между входным пикселем и выходным пикселем uint8(0:1:255) (по умолчанию) | вектор

Примеры моделей

Вычисление отрицательного изображения

Алгоритмы

Время ожидания

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

См. также

Блоки

Объекты

Документация Vision HDL Toolbox

Поддержка

`pixel` - Пиксели изображений
скалярный вектор |

`ctrl` - Сигналы управления, сопоставленные с потоком пикселей
`pixelcontrol` автобус

`pixel` - Пиксель изображения
скалярный вектор |

`ctrl` - Сигналы управления, сопоставленные с потоком пикселей
`pixelcontrol` автобус

`Table data` - Карта между входным пикселем и выходным пикселем
`uint8(0:1:255)` (по умолчанию) | вектор

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.