LTE Symbol Modulator

Модулируйте биты данных к комплексным символам данных LTE

Библиотека:
Беспроводной HDL Toolbox/модуляция

Описание

Блок LTE Symbol Modulator преобразует группу данных, бит для комплексных данных символов, используя типы модуляции, поддерживаемые стандартом LTE TS 36.211 [1]. Блок обеспечивает архитектуру, подходящую для генерации HDL-кода и аппаратного развертывания. Можно использовать этот блок в разработке LTE-передатчика.

Блок принимает 1-бит данных за раз вместе с управляющими сигналами и выводит модулированный комплексный символ с действительным сигналом. Каждый комплексный символ содержит стандартное количество бит на основе типа модуляции, как показано в этой таблице. Если вы предоставляете немультиплу битов порядка модуляции в качестве входов, блок игнорирует выходной символ с недостаточными или чрезмерными битами. Порядок модуляции является количеством бит на символ.

Тип модуляции	Порядок модуляции - количество Бит на символ
BPSK	1
QPSK	2
16-QAM	4
64-QAM	6
256-QAM	8

Порты

Вход

расширить все

`data` - Входные биты данных
скаляр

Входные данные, заданные как скаляр. Блок принимает Boolean или ufix1 биты данных.

Типы данных: Boolean | fixdt(0,1,0)

`valid` - Указать действительные входные данные
скаляр

Управляющий сигнал, который указывает, действительны ли входные данные. Когда это значение 1 (true), блок принимает значения на data входном порте. Когда это значение 0 (false), блок игнорирует значения на data входном порте.

Типы данных: Boolean

`modSel` - Выбор модуляции
целое число

Выберите тип модуляции путем определения ее соответствующего значения, показанного в этой таблице.

Значения modSel составляют от 0 до 4. Каждое значение представляет определенный тип модуляции.

Значение	Тип модуляции
`0`	BPSK
`1`	QPSK
`2`	16-QAM
`3`	64-QAM
`4`	256-QAM

Если вы задаете значение, отличное от указанного в этой таблице, блок отображает предупреждающее сообщение и:

Применяет QPSK модуляцию, когда load 1 Правда.
Продолжается с текущей модуляцией, когда load 0 (false).

Для генерации HDL-кода задайте это значение в fixdt(0,3,0) формат.

Зависимости

Чтобы включить этот порт, установите параметр Modulation source равным Input port.

Типы данных: fixdt(0,3,0) | double | single

`load` - Управление модуляцией
скаляр

Управляйте сигналом к дискретизации.

Когда это значение 1 (true), блок применяет модуляцию на основе значения modSel. Когда это значение 0 (false), блок игнорирует любые изменения в значении modSel и продолжает с текущей модуляцией, пока load не изменится на 1 Правда.

Если значение load изменяется на 1 (true) во время операции блока блок повторно синхронизируется и перезапускает модуляцию, используя текущее значение modSel. Этот перезапуск происходит независимо от того, изменилось ли значение modSel. Например, если блок работает в 256-QAM режиме, и значение load изменяется на 1 (true) после того, как четыре из восьми необходимых входных битов отправлены в блок, блок отбрасывает эти первые четыре бита и перезапускает свою операцию из пятого бита.

Если вы не применяете load значение следующим 1 (true) в начале операции блока, по умолчанию, блок работает с QPSK модуляцией.

Зависимости

Чтобы включить этот порт, установите параметр Modulation source равным Input port.

Типы данных: Boolean

Выход

расширить все

`data` - Модулированные символы комплексных данных
скаляр

Модулированные символы комплексных данных, возвращенные как скаляр.

Типы данных: single | double | fixdt(1,wordlength,wordlength-2)
Поддержка комплексного числа: Да

`valid` - Действительная индикация выходных данных
скаляр

Управляющий сигнал, который указывает, действительны ли данные от data выходного порта. Когда это значение 1 (true), блок возвращает действительные данные по data выходному порту. Когда это значение 0 (false), блок игнорирует значения на data выходном порте.

Типы данных: Boolean

Параметры

расширить все

Главный

`Modulation source` - Источник для типа модуляции
`Property` (по умолчанию) | `Input port`

Чтобы задать тип модуляции при помощи параметра Modulation, выберите Property. Чтобы задать тип модуляции из порта modSel во время исполнения, выберите Input port.

`Modulation` - Тип модуляции
`BPSK` (по умолчанию) | `QPSK` | `16-QAM` | `64-QAM` | `256-QAM`

Выберите тип модуляции.

Зависимости

Чтобы включить этот параметр, установите параметр Modulation source равным Property.

Типы данных

`Output data type` - Выбор типа выходных данных
`double` (по умолчанию) | `single` | `Custom`

Укажите тип данных для выхода данных.

double и single для симуляции поддерживаются типы данных.

Для симуляции и генерации HDL-кода установите это значение равным Custom.

`Word length` - Выход слова
`16` (по умолчанию) | целое число в области значений [3, 32]

Задайте выход размера слова. Это значение должно быть целым числом в области значений [3, 32].

Зависимости

Чтобы включить этот параметр, установите параметр Output data type равным Custom.

Примеры моделей

Модуляция символов LTE бит данных

Используйте блок LTE Symbol Modulator, чтобы модулировать биты данных для комплексных данных символов. Из этого блока можно сгенерировать HDL-код.

Алгоритмы

расширить все

Выходные формы волны

Эти рисунки показывают выходы выборки блока при работе с фиксированным типом модуляции, применяемым с использованием параметра Modulation, и при работе с измененными типами модуляции, применяемыми с использованием modSel входного порта. Задержка блока равна сумме трех тактов и количеству бит на символ.

Блок захватывает выходные символы в допустимых циклах.

Этот рисунок показывает выборку выхода при выборе BPSK модуляция при помощи параметра Modulation. В этой выборке выходов задержка блока равна 4.

Этот рисунок показывает выборку выхода при выборе BPSK, QPSK, 16-QAM, 64-QAM, и 256-QAM модуляции при помощи modSel входного порта. Задержка блока изменяется с выбором модуляции.

Эффективность

Эта таблица показывает результаты синтеза данных ресурса и производительности блока при использовании modSel входного порта в качестве источника модуляции и длины выходного слова 16. Сгенерированный HDL нацелен на Xilinx^® Zynq^®- 7000 ZC706 оценочного совета. Проект достигает тактовой частоты 872 МГц.

Ресурс	Используемое число
Срез LUTs	61
Регистры срезов	67
DSP48	0

Ссылки

[1] 3GPP TS 36.211. «Физические каналы и модуляция». 3-ья Генерация проект партнерства; Группа технических спецификаций Radio Доступа Network; Evolved Universal Terrestrial Radio Access (E-UTRA). URL-адрес: https://www.3gpp.org.

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Этот блок поддерживает генерацию кода C/C + + для Simulink^® режимы Accelerator и Rapid Accelerator и для генерации компонентов DPI.

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Этот блок не имеет свойств HDL-блоков.

См. также

Блоки

LTE Symbol Demodulator | NR Symbol Modulator

Функции

lteSymbolModulate (LTE Toolbox)

Введенный в R2019a

Документация

LTE Symbol Modulator

Описание

Порты