Sample Control Bus Selector

Выберите сигналы из шины сигнала управления, используемой с блоками Wireless HDL Toolbox

Библиотека:
Беспроводными HDL утилитами

Описание

Блок Sample Control Bus Selector выбирает сигналы из samplecontrol bus. Эта шина используется для моделирования потоковых сигналов управления в системах связи для оборудования. См. Выборку шины управления.

Блок является реализацией Simulink^® Bus Selector блок. Для получения дополнительной информации см. Bus Selector.

Порты

Вход

расширить все

`ctrl` - Сигналы управления, сопровождающие поток выборок
`samplecontrol` автобус

Сигналы управления, сопровождающие поток дискретизации, заданные как samplecontrol bus. Шина включает в себя start, end, и valid управляющие сигналы, которые указывают контуры системы координат и валидность выборок.

start - Указывает начало входного кадра
end - Указывает конец входного кадра
valid - Указывает, что данные входного data порта действительны

Для получения дополнительной информации см. Выборку шины управления.

Типы данных: bus

Выход

расширить все

`start` - Запуск системы координат
скаляр

Начало системы координат, возвращается как Boolean скаляр. Этот сигнал равен 1 (true) для одного временного шага, соответствующего первой действительной выборке системы координат.

Типы данных: Boolean

`end` - Конец системы координат
скаляр

Конец системы координат, возвращенный как Boolean скаляр. Этот сигнал равен 1 (true) для одного временного шага, соответствующего последней действительной выборке системы координат.

Типы данных: Boolean

`valid` - Валидность выборок
скаляр

Валидность выборок, возвращенных как Boolean скаляр. Этот сигнал равен 1 (true) на временных шагах, которые соответствуют допустимым выборкам.

Типы данных: Boolean

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Этот блок поддерживает генерацию кода C/C + + для режимов Simulink Accelerator и rapid Accelerator и для генерации компонентов DPI.

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Дополнительные сведения об использовании шин для генерации HDL-кода см. в разделах Шины (HDL Coder) и Использование шинных сигналов для улучшения читаемости модели и генерации HDL-кода (HDL Coder).

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

Sample Control Bus Selector

Описание

Порты

Вход

`ctrl` - Сигналы управления, сопровождающие поток выборок
`samplecontrol` автобус

Выход

`start` - Запуск системы координат
скаляр

`end` - Конец системы координат
скаляр

`valid` - Валидность выборок
скаляр

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

См. также

Блоки

Функции

Темы

Документация по Wireless HDL Toolbox

Поддержка

Документация

Sample Control Bus Selector

Описание

Порты

Вход

ctrl - Сигналы управления, сопровождающие поток выборок samplecontrol автобус

Выход

start - Запуск системы координат скаляр

end - Конец системы координат скаляр

valid - Валидность выборок скаляр

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

См. также

Блоки

Функции

Темы

Документация по Wireless HDL Toolbox

Поддержка

`ctrl` - Сигналы управления, сопровождающие поток выборок
`samplecontrol` автобус

`start` - Запуск системы координат
скаляр

`end` - Конец системы координат
скаляр

`valid` - Валидность выборок
скаляр

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.