Пакет поддержки Communications Toolbox™ для Xilinx® Zynq®-Based Radio позволяет вам проектировать, прототипировать и проверять практические беспроводные коммуникационные системы на радио- оборудование Xilinx Zynq.
Используйте радио на основе Xilinx Zynq в качестве ввода-вывода периферийного устройства для передачи и приема произвольных сигналов в реальном времени с помощью MATLAB® Системные объекты или Simulink® блоки.
Передача и прием радиочастотных сигналов из коробки, что позволяет быстро тестировать проекты SDR в реальных условиях.
Передача и прием данных по одному или двум каналам.
Легко сконфигурируйте радиочастотные настройки.
Получите сигналы с высокой пропускной способностью при помощи пакетного режима.
В Simulink настройте и прототипируйте алгоритмы SDR. Нацеливайте только FPGA-ткань устройства или развертывайте секционированные реализации совместного проектирования аппаратного и программного обеспечения через ARM® процессор и FPGA ткань устройства (Windows® только операционная система).
Запустите примеры приложений, чтобы начать работу.
Пакет поддержки предоставляет два рабочих процессов:
Нацеливание только на FPGA - Этот рабочий процесс использует сгенерированный HDL-код из HDL- Coder™ и HDL Coder пакета поддержки для платформы Xilinx Zynq.
Аппаратно-программное совместное проектирование - Этот рабочий процесс также использует HDL Coder и HDL Coder Support Package для Xilinx Zynq Platform. Для этого дополнительно требуется Simulink Coder™, Embedded Coder®, и пакет поддержки Embedded Coder для платформы Xilinx Zynq.
Пример пакета поддержки LTE MIB Recovery and Сканер Using Analog Devices AD9361/AD9364 (Communications Toolbox Support Package for Xilinx Zynq-based Radio) показывает, как использовать рабочий процесс аппаратного совместного проектирования для развертывания проекта из LTE HHDL MMIBIIB REна аппаратном оборудовании Пример поддержки Приемник Using Analog Devices AD9361/AD9364 (Communications Toolbox Support Package for Xilinx Zynq-Based Radio) показывает, как захватывать данные для использования при проверке ваших проектов.
support package является дополнением, которое позволяет вам использовать MathWorks® продукт с определенным оборудованием и программным обеспечением сторонних производителей. Пакеты поддержки используют лицензию базового продукта. Для образец в пакете поддержки Communications Toolbox для Xilinx Zynq-Based Radio требуется лицензия для Communications Toolbox.
Установите пакеты поддержки с помощью меню Add-Ons MATLAB. Можно также использовать меню Add-Ons, чтобы обновить установленное программное обеспечение пакета поддержки или обновить прошивку на стороннем оборудовании.
Чтобы установить пакеты поддержки, на вкладке Home MATLAB, в разделе Environment, нажмите Add-Ons > Get Hardware Support Packages. Этот список можно отфильтровать, выбрав категории (такие как поставщик оборудования или область применения) или выполнив поиск по ключевым словам.
Поиск в списке Add-Ons по Zynq, и установить эти пакеты поддержки:
Пакет поддержки Communications Toolbox для основанного на Xilinx Zynq радио
HDL Coder поддержки платформы Xilinx Zynq
Пакет поддержки Embedded Coder для платформы Xilinx Zynq (необходим только для совместного проектирования аппаратного и программного обеспечения)
После завершения установки пакета поддержки необходимо настроить оборудование хоста-компьютера и радио. Для систем Windows установщик предоставляет инструкции по настройке. Для Linux® системы, установщик ссылается на инструкции по настройке вручную.
Пакет поддержки Communications Toolbox для Xilinx Zynq-Based Radio предоставляет исходный проект, которое можно использовать, чтобы создать IP-ядро, которое интегрируется в оборудование радио. Используйте HDL Workflow Advisor, чтобы помочь вам через генерацию общедоступного и переиспользуемого модуля IP-ядра с помощью исходного проекта.
Чтобы работать с исходным проектом, ваша целевая FPGA проекта должна использовать потоковый интерфейс данных с управляющим сигналом, который указывает на валидность каждой выборки. Wireless HDL Toolbox™ обеспечивают этот интерфейс. Используйте блок Sample Control Bus Selector, чтобы отделить допустимый сигнал управления от шины.
Чтобы развернуть проект с помощью пакета поддержки, ваша конструкция должна соответствовать этим предусловиям.
Каждый вход или выход данных должен быть 16 битами. Подсистема HDL, которая помещается в исходный проект, не поддерживает сложные сигналы в портах. Чтобы обработать сложные входы и выходы, моделируйте отдельные I и Q порты на контурах подсистемы.
Моделируйте все порты для заданного исходного проекта, даже когда порты не используются.
В Simulink входные и выходные данные и действительные сигналы должны управляться с одинаковой частотой дискретизации. Поэтому входной и выходной тактовые частоты подсистемы должны быть равны.
Синхронизируйте данные и действительные сигналы с самой быстрой скоростью подсистемы HDL.
Для рабочего процесса нацеливания только на FPGA:
Дуплексная операция не поддерживается. Используйте операцию передачи или приема, но не то и другое одновременно.
Рабочий процесс совместного проектирования аппаратного и программного обеспечения:
Дуплексная операция поддерживается. Можно использовать блоки Передатчик и Приемник в одном проекте.
AXI4-Lite порты регистров могут быть синхронизированы с произвольными скоростями.
В одноканальном режиме можно передавать или принимать системы координат данных, содержащие только четное количество выборок. Если вы используете нечетное количество выборок, программа вставляет нулевую выборку в конец каждой системы координат.
Проект в реальном времени сталкивается с большим объемом данных и большим набором прогрессий состояний, чем можно симулировать в Simulink. Убедитесь, что моделируете и генерируйте логику управления, чтобы обработать перезапуск между подкадрами. Рассмотрите добавление дополнительных портов подсистемы для отладки видимости этих расширенных состояний после развертывания проекта на плате.
После развертывания проекта на плате у вас гораздо меньше видимости внутренних сигналов в проекте. Чтобы улучшить видимость, можно добавить временные выходные порты к подсистеме, прежде чем вы сгенерируете свое IP-ядро. Сигналы, которые могут помочь с отладкой, являются проектным состоянием, сигналами выбора мультиплексора или другими параметрами управления и значениями данных на промежуточных этапах пути данных. Можно также добавить входные порты и muxes, чтобы задать опцию для внешнего управления параметрами, такими как сигналы выбора мультиплексора и значения усиления.
Когда вы моделируете проект на плате в Режиме external mode, можно управлять и просматривать эти порты из Simulink. Блок Xilinx Zynq AXI Interface из модели сгенерированного программного обеспечения обеспечивает интерфейс Simulink для входа и выхода портов вашего проекта во время работы на плате.
Если вы уверены, что ваш проект ведет себя должным образом, можно удалить эти порты и регенерировать IP-ядро.
Другой стратегией отладки является включение известного входного сигнала, сохраненного в памяти на ПЛИС. Эта память может быть частью сгенерированного HDL-кода из вашей модели Simulink. В примере пакета поддержки LTE MIB Recovery и Cell Scanner Using Analog Devices AD9361/AD9364 (Communications Toolbox Support Package for Xilinx Zynq-Based Radio) показан входной порт externalDataSel который обеспечивает переключение между сохраненным набором данных и живыми данными от радио.