Генерация HDL-кода и развертывание

Сгенерируйте HDL-код с помощью HDL- Coder™, проверьте с помощью HDL- Verifier™ и прототипа с помощью пакетов аппаратной поддержки

Wireless HDL Toolbox™ предоставляет блоки, которые поддержка генерацию HDL-кода. Чтобы сгенерировать HDL-код из проектов, которые используют эти блоки, вы должны иметь лицензию HDL Coder. HDL Coder также позволяет вам генерировать скрипты и испытательные стенды для использования со сторонними Симуляторами HDL.

Если у вас есть лицензия HDL Verifier, можно использовать функцию цикла (FIL) для прототипа HDL- проекта на плате FPGA. Блоки FIL обеспечивают повышение эффективности для потоковой передачи данных через интерфейс между Simulink® и плату FPGA. HDL Verifier также позволяет вам косимулировать модель Simulink с проектом, выполняемым в стороннем симуляторе.

Чтобы проектировать, прототипировать и проверить практичные коммуникационные системы радиосвязей на оборудовании, загрузите пакеты аппаратной поддержки, такие как Communications Toolbox™ Support Package для Xilinx® Zynq®- Базовое радио.

Блоки

FIL Frame To SamplesПреобразуйте данные на основе фрейма в поток сэмплирования для цикл
FIL Samples To FrameПреобразуйте поток выборки из FPGA-в цикле в данные на основе фрейма

Темы

Поддержка генерации HDL-кода

Найдите поддерживаемые блоки и реализуйте потоковый интерфейс в HDL.

Сгенерируйте HDL-код

Сгенерируйте HDL-код из подсистем Simulink.

Цикл

Верификация проекта коммуникационных систем с ПЛИС в реальном времени.

HDL Verifier генерацию модели косимуляции в HDL- Coder™ (HDL Coder)

В этом примере показано, как сгенерировать модель косимуляции в HDL Coder и интегрировать сгенерированный HDL-код в рабочий процесс HDL- Verifier™.

Алгоритмы беспроводной связи прототипа на оборудовании

Прототип Wireless HDL Toolbox разрабатывает платы на базе Xilinx Zynq с использованием пакетов аппаратной поддержки.

Для просмотра документации необходимо авторизоваться на сайте