Real Partial-Systolic Matrix Solve Using Q-less QR Decomposition
Вычислите значение X в A 'AX = B для использования матриц с действительным знаком разложение Q-less QR
- Библиотека:
Поддержка HDL Fixed-Point Designer / Матрицы и Линейная алгебра / Решатели Линейной системы
Описание
Блок Real Partial-Systolic Matrix Solve Using Q-less QR Decomposition решает систему линейных уравнений A 'AX = использование B разложение Q-less QR, где A и B являются матрицами с действительным знаком.
Порты
Входной параметр
A(i,:) — Строки действительного матричного A
вектор
Строки действительного матричного A в виде вектора. A является m-by-n матрица где m ≥ 2 и m ≥ n. Если B является одним или двойным, A должен быть совпадающим типом данных как B. Если A является типом данных с фиксированной точкой, A должен быть подписан, использовать масштабирование двоичной точки и иметь тот же размер слова как B. Представление наклонного смещения не поддерживается для типов данных с фиксированной точкой.
Типы данных: single | double | fixed point
B — Матричный B
вектор | матрица
Действительный матричный B в виде вектора или матрицы. B является m-by-p матрица где m ≥ 2. Если A является одним или двойным, B должен быть совпадающим типом данных как A. Если B является типом данных с фиксированной точкой, B должен быть подписан, использовать масштабирование двоичной точки и иметь тот же размер слова как A. Представление наклонного смещения не поддерживается для типов данных с фиксированной точкой.
Типы данных: single | double | fixed point
validInA — Допустим ли вход
Boolean скаляр
Допустим ли вход A(i, :) в виде булева скаляра. Этот управляющий сигнал указывает, когда данные из входного порта A(i,:) допустимы. Когда этим значением является 1 TRUE) и значением readyA является 1 TRUE), блок получает значения во входном порту A(i,:). Когда этим значением является 0 ложь), блок игнорирует входные выборки.
После отправки true
Сигнал validInA, может быть некоторая задержка, прежде чем readyA будет установлен в false. Гарантировать все данные обрабатывается, необходимо ожидать, пока readyA не установлен в false прежде, чем отправить другой true
Сигнал validInA.
Типы данных: Boolean
validInB — Допустим ли вход B
Boolean скаляр
Допустим ли вход B в виде булева скаляра. Этот управляющий сигнал указывает, когда данные из входного порта B допустимы. Когда этим значением является 1 TRUE) и значением readyB является 1 TRUE), блок получает значения во входном порту B. Когда этим значением является 0 ложь), блок игнорирует входные выборки.
После отправки true
Сигнал validInB, может быть некоторая задержка, прежде чем readyB будет установлен в false. Гарантировать все данные обрабатывается, необходимо ожидать, пока readyB не установлен в false прежде, чем отправить другой true
Сигнал validInB.
Типы данных: Boolean
restart — Очистить ли внутренние состояния
Boolean скаляр
Очистить ли внутренние состояния в виде булева скаляра. Когда это значение равняется 1 (true), блок останавливает текущее вычисление и очищает все внутренние состояния. Когда это значение 0 (false) и validInA и значения validInB равняются 1 (true), блок начинает новый подкадр.
Типы данных: Boolean
Вывод
X — Матричный X
вектор | матрица
Матричный X, возвращенный как вектор или матрица.
Типы данных: single | double | fixed point
validOut — Допустимы ли выходные данные
Boolean скаляр
Допустимы ли выходные данные, возвращенные как булев скаляр. Этот управляющий сигнал указывает, когда данные в выходном порту X допустимы. Когда этим значением является 1 TRUE), блок успешно вычислил строку X. Когда этим значением является 0 ложь), выходные данные не допустимо.
Типы данных: Boolean
readyA — Готов ли блок к входу A
Boolean скаляр
Готов ли блок к входу A(i, :), возвращенному как булев скаляр. Этот управляющий сигнал указывает, когда блок готов к новым входным данным. Когда это значение равняется 1 (true) и значение validInA равняется 1 (true), блок принимает входные данные в следующем временном шаге. Когда это значение 0 (false), блок игнорирует входные данные в следующем временном шаге.
После отправки true
Сигнал validInA, может быть некоторая задержка, прежде чем readyA будет установлен в false. Гарантировать все данные обрабатывается, необходимо ожидать, пока readyA не установлен в false прежде, чем отправить другой true
Сигнал validInA.
Типы данных: Boolean
readyB — Готов ли блок к входу B
Boolean скаляр
Готов ли блок к входу B, возвращенному как булев скаляр. Этот управляющий сигнал указывает, когда блок готов к новым входным данным. Когда это значение равняется 1 (true) и значение validInB равняется 1 (true), блок принимает входные данные в следующем временном шаге. Когда это значение 0 (false), блок игнорирует входные данные в следующем временном шаге.
После отправки true
Сигнал validInB, может быть некоторая задержка, прежде чем readyB будет установлен в false. Гарантировать все данные обрабатывается, необходимо ожидать, пока readyB не установлен в false прежде, чем отправить другой true
Сигнал validInB.
Типы данных: Boolean
Параметры
Number of rows in matrix A — Количество строк в матричном A
4
Количество строк в матричном A в виде положительного скаляра с целочисленным знаком.
Программируемое использование
Параметры блоков:
m |
| Ввод: символьный вектор |
| Значения: положительный скаляр с целочисленным знаком |
Значение по умолчанию:
4 |
Number of columns in matrix A and rows in matrix B — Количество столбцов в матричном A и строк в матричном B
4
Количество столбцов в матричном A и строк в матричном B в виде положительного скаляра с целочисленным знаком.
Программируемое использование
Параметры блоков:
n |
| Ввод: символьный вектор |
| Значения: положительный скаляр с целочисленным знаком |
Значение по умолчанию:
4 |
Number of columns in matrix B — Количество столбцов в матричном B
1
Количество столбцов в матричном B в виде положительного скаляра с целочисленным знаком.
Программируемое использование
Параметры блоков:
p |
| Ввод: символьный вектор |
| Значения: положительный скаляр с целочисленным знаком |
Значение по умолчанию:
1 |
Output datatype — Тип данных выходной матрицы X
fixdt(1,18,14) (значение по умолчанию) | double | single | fixdt(1,16,0) | <data type expression>
Тип данных выходной матрицы X в виде fixdt(1,18,14)'double'единственный, fixdt(1,16,0), или как заданное пользователями выражение типа данных. Тип может быть задан непосредственно или описан как объект типа данных, такой как Simulink.NumericType.
Программируемое использование
Параметры блоков:
OutputType |
| Ввод: символьный вектор |
Значения:
'fixdt(1,18,14)' | 'double' | 'single' | 'fixdt(1,16,0)' | '<data type expression>' |
Значение по умолчанию:
'fixdt(1,18,14)' |
Примеры модели
Алгоритмы
Выбор метода внедрения
Частично-систолические реализации приоритизируют скорость расчетов по пространственным ограничениям, в то время как разорванные реализации приоритизируют пространственные ограничения за счет скорости операций. Следующая таблица иллюстрирует компромиссы между реализациями, доступными для матричных разложений и систем решения линейных уравнений.
| Реализация | Готовый | Задержка | Область | Демонстрационный блок или пример |
|---|---|---|---|---|
| Систолический | C | On | O (m n2) | Реализуйте эффективное оборудованием разложение QR Используя CORDIC в систолическом массиве |
| Частично-систолический | C | O (m) | On2) | |
| Частично-систолический с упущением фактора | C | On | On2) | Фиксированная точка оптимизированный HDL формирователь луча Ответа без Искажений Минимального Отклонения (MVDR) |
| Пакет | On | O (млн2) | On |
Где C является константой, пропорциональной размеру слова данных, m является количеством строк в матричном A, и n является количеством столбцов в матричном A.
Расширенные возможности
Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.
Представление наклонного смещения не поддерживается для типов данных с фиксированной точкой.
Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.
HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.
Этот блок имеет одну, архитектуру HDL по умолчанию.
| Общий | |
|---|---|
| ConstrainedOutputPipeline | Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. |
| InputPipeline | Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. |
| OutputPipeline | Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. |
Типы данных с фиксированной точкой поддержек только.
Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.
A и B должны быть подписаны, использовать масштабирование двоичной точки и иметь тот же размер слова. Представление наклонного смещения не поддерживается для типов данных с фиксированной точкой.
Смотрите также
Блоки
- Complex Partial-Systolic Q-less QR Decomposition | Real Partial-Systolic Matrix Solve Using QR Decomposition | Real Partial-Systolic Matrix Solve Using Q-less QR Decomposition with Forgetting Factor | Real Burst Matrix Solve Using Q-less QR Decomposition