Divide

Разделите один вход на другой

Библиотека:
Simulink / Математические операции
HDL Coder / Операции Плавающей точки HDL
HDL Coder / Математические операции

Описание

Блок Divide выводит результат деления его первого входа на второй. Входные параметры могут быть скалярами, скаляром и нескалярным, или двумя нескалярами, которые имеют те же размерности. Этот блок поддерживает только комплексные входные значения в портах деления, когда все порты имеют тот же один или двойной тип данных.

Блок Divide является функционально блоком Product, который имеет две предварительных установки значений параметров блоков:

Умножение — Element-wise(.*)
Количество входных параметров — */

Устанавливание значений не по умолчанию или для тех параметров может изменить блок Divide, чтобы быть функционально эквивалентным блоку Product или для блоку Product of Elements.

Порты

Входной параметр

развернуть все

`X` — Входной сигнал, чтобы умножиться
скаляр | вектор | матрица | массив N-D

Входной сигнал, который будет умножен с другими входными параметрами.

Зависимости

Чтобы включить один или несколько портов X, задайте один или несколько * символы для параметра Number of inputs и установленный параметр Multiplication на Element-wise(.*).

`÷` — Входной сигнал, чтобы разделиться или инвертировать
скаляр | вектор | матрица | массив N-D

Входной сигнал для операций деления или инверсии.

Зависимости

Чтобы включить один или несколько портов ÷, задайте один или несколько / символы для параметра Number of inputs и установленный параметр Multiplication на Element-wise(.*).

`Port_1` — Сначала введите, чтобы умножиться или разделиться
скаляр | вектор | матрица | массив N-D

Сначала введите, чтобы умножиться или разделиться, обеспеченный как скаляр, вектор, матрица или массив N-D.

`Port_N` — Энный вход, чтобы умножиться или разделиться
скаляр | вектор | матрица | массив N-D

Энный вход, чтобы умножиться или разделиться, обеспеченный как скаляр, вектор, матрица или массив N-D.

`*` — Входной сигнал, чтобы умножиться
скаляр | вектор | матрица | массив N-D

Входной сигнал, который будет умножен с другими входными параметрами.

Зависимости

Чтобы включить один или несколько портов *, задайте один или несколько * символы для параметра Number of inputs и установленный параметр Multiplication на Matrix(*).

`Inv` — Входной сигнал, чтобы разделиться или инвертировать
скаляр | вектор | матрица | массив N-D

Входной сигнал для операций деления или инверсии.

Зависимости

Чтобы включить один или несколько портов Inv, задайте один или несколько / символы для параметра Number of inputs и установленный параметр Multiplication на Matrix(*).

Вывод

развернуть все

`Port_1` — Выведите вычисленный путем умножения, делясь или инвертируя входные параметры
скаляр | вектор | матрица | массив N-D

Выведите вычисленный путем умножения, делясь или инвертируя входные параметры.

Параметры

развернуть все

Основной

`Number of inputs` — Контрольное число входных параметров и тип операции
`/` (значение по умолчанию) | положительный целочисленный скаляр | `` или `/` для каждого входного порта

Управляйте двумя свойствами блока:

Количество входных портов на блоке
Умножен ли каждый вход или разделен на выход

Когда вы задаете:

1 или * или /
Блок имеет один входной порт. В поэлементном режиме блок обрабатывает вход как описано для блока Product of Elements. В матричном режиме, если значением параметров является 1 или *, блок выводит входное значение. Если значением является /, вход должен быть квадратной матрицей (включая скаляр как вырожденный случай), и блок выводит обратную матрицу. Смотрите Поэлементный Режим и Матричный Режим для получения дополнительной информации.
Целочисленное значение> 1
Блок имеет количество входных параметров, данных целочисленным значением. Входы умножены вместе в поэлементном режиме или матричном режиме, как задано параметром Умножения. Смотрите Поэлементный Режим и Матричный Режим для получения дополнительной информации.
Неупомянутая строка двух или больше * и / 'characters'
Блок имеет количество входных параметров, данных длиной вектора символов. Каждый вход, который соответствует * символ умножается в выход. Каждый вход, который соответствует / символ разделен на выход. Операции происходят в поэлементном режиме или матричном режиме, как задано параметром Умножения. Смотрите Поэлементный Режим и Матричный Режим для получения дополнительной информации.

Программируемое использование

Параметры блоков: Inputs

Ввод: символьный вектор

Значения: '2' | '*' | '**' | '*/' | '*/*' | ...

Значение по умолчанию: '*/'

`Multiplication` — Поэлементный (.) или Матрица () умножение
`Element-wise(.)` (значение по умолчанию) | `Matrix()`

Задайте, выполняет ли блок Element-wise(.*) или Matrix(*) умножение.

Программируемое использование

Параметры блоков: Multiplication

Ввод: символьный вектор

Значения: 'Element-wise(.*)' | 'Matrix(*)'

Значение по умолчанию: 'Element-wise(.*)'

`Multiply over` — Все размерности или заданное измерение
`All dimensions` (значение по умолчанию) | `Specified dimension`

Задайте размерность, чтобы умножиться по как All dimensions, или Specified dimension. Когда вы выбираете Specified dimension, можно задать Dimension как 1 или 2.

Зависимости

Чтобы включить этот параметр, установите Number of inputs на * и Multiplication к Element-wise (.*).

Программируемое использование

Параметры блоков: CollapseMode

Ввод: символьный вектор

Значения: 'All dimensions' | 'Specified dimension'

Значение по умолчанию: 'All dimensions'

`Dimension` — Размерность, чтобы умножиться
1 (значение по умолчанию) | `2` | `...` | `N`

Задайте размерность, чтобы умножиться по как целое число, меньше чем или равное количеству размерностей входного сигнала.

Зависимости

Чтобы включить этот параметр, установите:

Number of inputs к *
Multiplication к Element-wise (.*)
Multiply over к Specified dimension

Программируемое использование

Параметры блоков: CollapseDim

Ввод: символьный вектор

Значения: '1' | '2' | ...

Значение по умолчанию: '1'

`Sample time` — Задайте шаг расчета как значение кроме `-1`
-1 (значение по умолчанию) | скаляр | вектор

Задайте шаг расчета как значение кроме-1. Для получения дополнительной информации см. Настройку времени выборки.

Зависимости

Этот параметр не отображается, если он явным образом не установлен в значение кроме -1. Чтобы узнать больше, смотрите Блоки, для Которых Не Рекомендуется Шаг расчета.

Программируемое использование

Параметры блоков: SampleTime

Ввод: символьный вектор

Значения: скаляр или вектор

Значение по умолчанию: '-1'

Атрибуты сигнала

`Require all inputs to have the same data type` — Потребуйте, чтобы все входные параметры имели совпадающий тип данных
`off` (значение по умолчанию) | `on`

Задайте, должны ли входные сигналы все иметь совпадающий тип данных. Если вы включаете этот параметр, то ошибка происходит в процессе моделирования, если типы входного сигнала отличаются.

Программируемое использование

Параметры блоков: InputSameDT

Ввод: символьный вектор

Значения: 'off' | 'on'

Значение по умолчанию: 'off'

`Output minimum` — Минимальное выходное значение для проверки диапазона
`[]` (значение по умолчанию) | скаляр

Нижнее значение выходной области значений, что Simulink^® проверки.

Simulink использует минимум, чтобы выполнить:

Проверка диапазона параметра (см., Задает Минимальные и Максимальные значения для Параметров блоков) для некоторых блоков.
Проверка диапазона симуляции (см., Указывает Диапазоны сигнала и Включает Проверку диапазона Симуляции).
Автоматическое масштабирование типов данных с фиксированной точкой.
Оптимизация кода, который вы генерируете из модели. Эта оптимизация может удалить алгоритмический код и влиять на результаты некоторых режимов симуляции, такие как SIL или режим external mode. Для получения дополнительной информации смотрите, Оптимизируют использование заданных минимальных и максимальных значений (Embedded Coder).

Примечание

Output minimum не насыщает или отсекает фактический выходной сигнал. Используйте блок Saturation вместо этого.

Программируемое использование

Параметры блоков: OutMin

Ввод: символьный вектор

Значения: '[ ]'| скаляр

Значение по умолчанию: '[ ]'

`Output maximum` — Максимальное выходное значение для проверки диапазона
`[]` (значение по умолчанию) | скаляр

Верхнее значение выходной области значений это Simulink Check.

Simulink использует максимальное значение, чтобы выполнить:

Проверка диапазона параметра (см., Задает Минимальные и Максимальные значения для Параметров блоков) для некоторых блоков.
Проверка диапазона симуляции (см., Указывает Диапазоны сигнала и Включает Проверку диапазона Симуляции).
Автоматическое масштабирование типов данных с фиксированной точкой.
Оптимизация кода, который вы генерируете из модели. Эта оптимизация может удалить алгоритмический код и влиять на результаты некоторых режимов симуляции, такие как SIL или режим external mode. Для получения дополнительной информации смотрите, Оптимизируют использование заданных минимальных и максимальных значений (Embedded Coder).

Примечание

Output maximum не насыщает или отсекает фактический выходной сигнал. Используйте блок Saturation вместо этого.

Программируемое использование

Параметры блоков: OutMax

Ввод: символьный вектор

Значения: '[ ]'| скаляр

Значение по умолчанию: '[ ]'

`Output data type` — Задайте тип выходных данных
`Inherit: Inherit via internal rule` (значение по умолчанию) | `Inherit: Inherit via back propagation` | `Inherit: Same as first input` | `double` | `single` | `int8` | `uint8` | `int16` | `uint16` | `int32` | `uint32` | `int64` | `uint64` | `fixdt(1,16)` | `fixdt(1,16,0)` | `fixdt(1,16,2^0,0)` | `<data type expression>`

Выберите тип данных для выхода. Тип может быть наследован, задан непосредственно или описан как объект типа данных, такой как Simulink.NumericType. Для получения дополнительной информации смотрите Типы данных Управления Сигналов.

Когда вы выбираете наследованную опцию, блок ведет себя можно следующим образом:

Inherit: Inherit via internal rule — Simulink выбирает тип данных, чтобы сбалансировать числовую точность, эффективность и размер сгенерированного кода, при принятии во внимание свойств оборудования целевого процессора. Если вы изменяете настройки целевого процессора, тип данных, выбранный внутренним правилом, может измениться. Например, если блок умножает вход типа int8 усилением int16 и ASIC/FPGA задан как целенаправленный тип оборудования, типом выходных данных является sfix24. Если Unspecified (assume 32-bit Generic), другими словами, типовой 32-битный микропроцессор, задан как целевой компьютер, типом выходных данных является int32. Если ни один из размеров слова, обеспеченных целевым микропроцессором, не может вместить выходную область значений, программное обеспечение Simulink отображает ошибку в Диагностическом Средстве просмотра.
Для программного обеспечения не всегда возможно оптимизировать КПД кода и числовую точность одновременно. Если внутреннее правило не удовлетворяет ваши определенные потребности для числовой точности или эффективности, используйте одну из следующих опций:
- Задайте тип выходных данных явным образом.
- Используйте простой выбор Inherit: Same as input.
- Явным образом задайте тип данных по умолчанию, такой как fixdt(1,32,16) и затем используйте Fixed-Point Tool, чтобы предложить типы данных для вашей модели. Для получения дополнительной информации смотрите fxptdlg (Fixed-Point Designer).
- Чтобы задать ваше собственное правило наследования, используйте Inherit: Inherit via back propagation и затем используйте блок Data Type Propagation. Примеры того, как использовать этот блок, доступны в библиотеке Signal Attributes блок Data Type Propagation Examples.
Inherit: Inherit via back propagation — Используйте тип данных ведущего блока.
Inherit: Same as first input — Используйте тип данных первого входного сигнала.

Зависимости

Когда введенный тип данных с плавающей точкой, меньший, чем одинарная точность, Inherit: Inherit via internal rule тип выходных данных зависит от установки Того, чтобы наследовать выходной тип с плавающей точкой, меньший, чем параметр конфигурации одинарной точности. Типы данных меньше, чем одинарная точность, когда количество битов должно было закодировать тип данных, меньше, 32 бита должны были закодировать тип данных с одинарной точностью. Например, half и int16 меньше, чем одинарная точность.

Программируемое использование

Параметры блоков: OutDataTypeStr

Ввод: символьный вектор

Значение по умолчанию: 'Inherit: Inherit via internal rule'

`Lock output data type setting against changes by the fixed-point tools` — Препятствуйте тому, чтобы Fixed-Point Tool заменили тип Выходных данных
`off` (значение по умолчанию) | `on`

Выберите этот параметр, чтобы препятствовать тому, чтобы Fixed-Point Tool заменили тип данных Output, который вы задаете на блоке. Для получения дополнительной информации смотрите, что Тип Выходных данных Блокировки Использования Устанавливает (Fixed-Point Designer).

Программируемое использование

Параметры блоков: LockScale

Ввод: символьный вектор

Значения: 'off' | 'on'

Значение по умолчанию: 'off'

`Integer rounding mode` — Режим Rounding для операций фиксированной точки
`Floor` (значение по умолчанию) | `Ceiling` | `Convergent` | `Nearest` | `Round` | `Simplest` | `Zero`

Выберите округляющийся режим для операций фиксированной точки. Можно выбрать:

Ceiling: Округляет положительные и отрицательные числа к положительной бесконечности. Эквивалентный MATLAB^® ceil функция.
Convergent: Номер раундов к самому близкому представимому значению. Если связь происходит, раунды к самому близкому даже целое число. Эквивалентный Fixed-Point Designer™ convergent функция.
Floor: Округляет положительные и отрицательные числа к отрицательной бесконечности. Эквивалентный MATLAB floor функция.
Nearest: Номер раундов к самому близкому представимому значению. Если связь происходит, раунды к положительной бесконечности. Эквивалентный Fixed-Point Designer nearest функция.
Round: Номер раундов к самому близкому представимому значению. Если связь происходит, округляет положительные числа к положительной бесконечности и округляет отрицательные числа к отрицательной бесконечности. Эквивалентный Fixed-Point Designer round функция.
Simplest: Принимает решение между округлением к полу и округлением к нулю сгенерировать округление кода, который максимально эффективен.
Zero: Номер раундов к нулю. Эквивалентный MATLAB fix функция.

Для получения дополнительной информации смотрите Округление (Fixed-Point Designer).

Параметры блоков всегда вокруг к самому близкому представимому значению. Чтобы управлять округлением параметров блоков, введите выражение с помощью функции округления MATLAB в поле маски.

Программируемое использование

Параметры блоков: RndMeth

Ввод: символьный вектор

Значение по умолчанию: 'Floor'

`Saturate on integer overflow` — Метод действия переполнения
`off` (значение по умолчанию) | `on`

Задайте, насыщает ли переполнение или переносится.

Действие Объяснение Повлияйте на переполнение Пример

Действие	Объяснение	Повлияйте на переполнение	Пример
Установите этот флажок (`on`).	Ваша модель имеет возможное переполнение, и вы хотите явную защиту насыщения в сгенерированном коде.	Переполнение насыщает или к минимальному или к максимальному значению, которое может представлять тип данных.	Максимальное значение, что `int8` (8-битное целое число со знаком) тип данных может представлять, 127. Любой результат блочной операции, больше, чем это максимальное значение, вызывает переполнение 8-битного целого числа. С установленным флажком блок выход насыщает в 127. Точно так же блок выход насыщает в минимальном выходном значении-128.
Не устанавливайте этот флажок (`off`).	Вы хотите оптимизировать КПД своего сгенерированного кода. Вы не хотите чрезмерно определять, как блок обрабатывает сигналы из области значений. Для получения дополнительной информации смотрите Ошибки Диапазона сигнала Поиска и устранения неисправностей.	Переполнение переносится к соответствующему значению, которое является представимым, по условию вводят.	Максимальное значение, что `int8` (8-битное целое число со знаком) тип данных может представлять, 127. Любой результат блочной операции, больше, чем это максимальное значение, вызывает переполнение 8-битного целого числа. Со снятым флажком программное обеспечение интерпретирует вызывающее переполнение значение как `int8`, который может привести к непреднамеренному результату. Например, результат блока 130 (двоичный файл 1000 0010) описанный как `int8`,-126.

Установите этот флажок (on).

Ваша модель имеет возможное переполнение, и вы хотите явную защиту насыщения в сгенерированном коде.

Переполнение насыщает или к минимальному или к максимальному значению, которое может представлять тип данных.

Максимальное значение, что int8 (8-битное целое число со знаком) тип данных может представлять, 127. Любой результат блочной операции, больше, чем это максимальное значение, вызывает переполнение 8-битного целого числа. С установленным флажком блок выход насыщает в 127. Точно так же блок выход насыщает в минимальном выходном значении-128.

Не устанавливайте этот флажок (off).

Вы хотите оптимизировать КПД своего сгенерированного кода.

Вы не хотите чрезмерно определять, как блок обрабатывает сигналы из области значений. Для получения дополнительной информации смотрите Ошибки Диапазона сигнала Поиска и устранения неисправностей.

Переполнение переносится к соответствующему значению, которое является представимым, по условию вводят.

Максимальное значение, что int8 (8-битное целое число со знаком) тип данных может представлять, 127. Любой результат блочной операции, больше, чем это максимальное значение, вызывает переполнение 8-битного целого числа. Со снятым флажком программное обеспечение интерпретирует вызывающее переполнение значение как int8, который может привести к непреднамеренному результату. Например, результат блока 130 (двоичный файл 1000 0010) описанный как int8,-126.

Когда вы устанавливаете этот флажок, насыщение применяется к каждой внутренней операции на блоке, не только выходу или результату. Обычно, процесс генерации кода может обнаружить, когда переполнение не возможно. В этом случае генератор кода не производит код насыщения.

Программируемое использование

Параметры блоков: SaturateOnIntegerOverflow

Ввод: символьный вектор

Значения: 'off' | 'on'

Значение по умолчанию: 'off'

Примеры модели

Divide Inputs of Different Dimensions Using the Divide Block

Разделите входные параметры различных размерностей Используя блок деления

Выполните поэлементный (.*) деление двух входных параметров с помощью блока Divide.

Открытая модель

Характеристики блока

Типы данных	`Boolean` \| `double` \| `fixed point` \| `half` \| `integer` \| `single`
Прямое сквозное соединение	`yes`
Многомерные сигналы	`yes`
Сигналы переменного размера	`yes`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Ожидаемые различия между симуляцией и генерацией кода

Эти условия могут привести к различным результатам между симуляцией и сгенерированным кодом:

Входные параметры блока Divide содержат NaN или inf значение
Блок Divide генерирует NaN или inf во время выполнения

Это различие происходит из-за неличного NaN или inf значения. В таких случаях смотрите свою настройку модели и устраните условия, которые производят NaN или inf.

Оптимизация кода

Процесс сборки Simulink Coder™ предоставляет эффективный код для обратной матрицы и операций деления. Эта таблица описывает преимущества и когда каждое преимущество доступно.

Преимущество	Маленькие матрицы (2 на 2 к 5 на 5)	Средние матрицы (6 6 к 20 20)	Большие матрицы (больше, чем 20 20)
Более быстрое время выполнения кода, по сравнению с R2011a и более ранние релизы	Да	Нет	Да
Уменьшаемый ROM и Использование оперативной памяти, по сравнению с R2011a и более ранними релизами	Да, для вещественных значений	Да, для вещественных значений	Да, для вещественных значений
Повторное использование переменных	Да	Да	Да
Устранение мертвого кода	Да	Да	Да
Сворачивание констант	Да	Да	Да
Сворачивание выражения	Да	Да	Да
Непротиворечивость результатами MATLAB Coder	Да	Да	Да

Для блоков, которые имеют три или больше входных параметров различных размерностей, код может включать дополнительный буфер, чтобы сохранить временные переменные для промежуточных результатов.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Примечание

Когда вы развертываете сгенерированный HDL-код на целевой компьютер, убедитесь, что вы устанавливаете параметр signed integer division rounds to в панели Hardware Implementation диалогового окна Configuration Parameters к Zero или Floor.

Чтобы выполнить оптимизированную HDL операцию деления, соедините блок Product с блоком Divide во взаимном режиме.

Архитектура HDL

Блок Divide совпадает с блоком Product с набором Number of Inputs к */.

Архитектура Параметры Описание

Linear(Default) 'none' Сгенерируйте деление (/) оператор в HDL-коде.

Архитектура	Параметры	Описание
`Linear(Default)`	'none'	Сгенерируйте деление (`/`) оператор в HDL-коде.
`ShiftAdd`	UsePipelines	Выполните делят операции на фиксированных точках при помощи алгоритма деления невосстановления, который выполняет, несколько переключают и добавляют операции, чтобы вычислить частное. Эта архитектура обеспечивает улучшенную точность по сравнению с методом приближения Ньютона-Raphson. Когда вы используете эту архитектуру, чтобы достигнуть более высокой максимальной тактовой частоты на целевом устройстве FPGA, оставить свойство блока UsePipelines HDL `on`. Когда вы используете типы данных с фиксированной точкой, после критериев должен быть удовлетворен для генерации HDL-кода: Входной размер слова (`WL`) должен быть меньше 63. `[Max(WL input1, WL input2) + Abs(FL Difference)]` должен быть меньше 63. Где, Различием в Дробной длине (FL) дают, `FL Difference = FL input1 - (FL input2 + FL output)`

ShiftAdd

UsePipelines

Выполните делят операции на фиксированных точках при помощи алгоритма деления невосстановления, который выполняет, несколько переключают и добавляют операции, чтобы вычислить частное. Эта архитектура обеспечивает улучшенную точность по сравнению с методом приближения Ньютона-Raphson.

Когда вы используете эту архитектуру, чтобы достигнуть более высокой максимальной тактовой частоты на целевом устройстве FPGA, оставить свойство блока UsePipelines HDL on.

Когда вы используете типы данных с фиксированной точкой, после критериев должен быть удовлетворен для генерации HDL-кода:

Входной размер слова (WL) должен быть меньше 63.
[Max(WL input1, WL input2) + Abs(FL Difference)] должен быть меньше 63. Где, Различием в Дробной длине (FL) дают,
FL Difference = FL input1 - (FL input2 + FL output)

Взаимный режим

Когда Number of Inputs установлен в /, блок Divide находится во взаимном режиме.

Этот блок имеет реализации мультицикла, которые вводят дополнительную задержку в сгенерированном коде. Чтобы видеть добавленную задержку, просмотрите сгенерированную модель или модель валидации. См. Сгенерированную Модель Модели и Валидации (HDL Coder).

Во взаимном режиме блок Divide имеет реализации блока HDL, описанные в следующей таблице.

Архитектуры	Параметры	Дополнительные циклы задержки	Описание
`Linear(default)`	'none'	0	Когда вы вычисляете обратную величину, использование, HDL делится (`/`) оператор, чтобы реализовать деление.
`ReciprocalRsqrtBasedNewton`	`Iterations`	Подписанный вход: `Iterations` + 5 Вход без знака: `Iterations` + 3	Используйте итеративный метод Ньютона. Выберите эту опцию, чтобы оптимизировать область. Значение по умолчанию для `Iterations` 3. Рекомендуемое значение для `Iterations` между 2 и 10. Если `Iterations` находится вне рекомендуемой области значений, HDL Coder отображает сообщение.
`ReciprocalRsqrtBasedNewtonSingleRate`	`Iterations`	Подписанный вход: (`Iterations` * 4) + 8 Вход без знака: (`Iterations` * 4) + 6	Используйте конвейерный метод Ньютона одного уровня. Выберите эту опцию, чтобы оптимизировать скорость, или если вы хотите одну реализацию уровня. Значение по умолчанию для `Iterations` 3. Рекомендуемое значение для `Iterations` между 2 и 10. Если `Iterations` находится вне рекомендуемой области значений, кодер отображает сообщение.
`ShiftAdd`	UsePipelines	Подписанный вход: (Введите wordlength + 4), Вход без знака: (Введите wordlength + 4),	Выполните взаимную операцию на входе фиксированной точки при помощи алгоритма деления невосстановления, который выполняет, несколько переключают и добавляют операции, чтобы вычислить обратную величину. Эта архитектура обеспечивает улучшенную точность по сравнению с методом приближения Ньютона-Raphson. Когда вы используете эту архитектуру, чтобы достигнуть более высокой максимальной тактовой частоты на целевом устройстве FPGA, оставить свойство блока UsePipelines HDL `on`. Когда вы используете типы данных с фиксированной точкой, после критериев должен быть удовлетворен для генерации HDL-кода: Введите размер слова (`WL`) должно быть меньше чем или равно 63. `[WL input + Abs(FL Sum)]` должно быть меньше чем или равно 63. Где, `FL Sum` дают, `FL sum = FL input + FL output`

Итерационный метод Ньютона-Raphson:

$x_{i + 1} = x_{i} - \frac{f (x_{i})}{f' (x_{i})} = x_{i} (1.5 - 0.5 a x_{i}^{2})$

ReciprocalRsqrtBasedNewton и ReciprocalRsqrtBasedNewtonSingleRate реализуйте метод Ньютона-Raphson с:

$f (x) = \frac{1}{x^{2}} - 1$

Генерация HDL-кода поддерживает различные типы выходных данных для divide (*/) и reciprocal (/) операции в ShiftAdd. Можно использовать эти типы выходных данных для блоков:

Inherit: Inherit via internal rule
Inherit: Keep MSB
Inherit: Match scaling
Inherit: Inherit via back propagation
Inherit: Same as first input
Integer types (uint8,int8,uint16,int16,uint32,int32,uint64,int64)
Fixed point types

Свойства блока HDL

Общий
ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
DSPStyle	Синтез приписывает для отображения множителя. Значением по умолчанию является `none`. См. также DSPStyle (HDL Coder). Используйте это свойство с: Блок Product Divide и Reciprocal блокируются с `Linear` архитектура
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).
LatencyStrategy	Чтобы включить это свойство, установите архитектуру HDL на `ShiftAdd`. Задайте, сопоставить ли блоки в вашем проекте к `MAX`, `CUSTOM`, или `ZERO` задержка для фиксированной точки и типов с плавающей точкой. Значением по умолчанию является `MAX`. См. также LatencyStrategy (HDL Coder).
CustomLatency	Чтобы включить это свойство, установите архитектуру HDL на `ShiftAdd`. Когда LatencyStrategy установлен в `CUSTOM`, используйте это свойство задать пользовательское значение задержки между `ZERO` и `MAX` для фиксированных точек. См. также LatencyStrategy (HDL Coder).

Нативная плавающая точка
HandleDenormals	Задайте, хотите ли вы, чтобы HDL Coder вставил дополнительную логику, чтобы обработать нестандартные числа в вашем проекте. Нестандартные числа являются числами, которые имеют величины меньше, чем самое маленькое число с плавающей запятой, которое может быть представлено без начальных нулей в мантиссе. Значением по умолчанию является `inherit`. См. также HandleDenormals (HDL Coder).
NFPCustomLatency	Чтобы задать значение, установите LatencyStrategy на `Custom`. HDL Coder добавляет задержку, равную значению, которое вы задаете для установки NFPCustomLatency. См. также NFPCustomLatency (HDL Coder).
MantissaMultiplyStrategy	Задайте, как реализовать операцию умножения мантиссы во время генерации кода. При помощи различных настроек можно управлять использованием DSP на целевом устройстве FPGA. Значением по умолчанию является `inherit`. См. также MantissaMultiplyStrategy (HDL Coder).
DivisionAlgorithm	Задайте, использовать ли Основание 2 или Основание 4 алгоритма, чтобы выполнить деление с плавающей точкой. Режим Radix 2 предлагает компромисс между задержкой и частотой. Режим Radix 4 предлагает компромисс между задержкой и использованием ресурсов. Для получения дополнительной информации смотрите DivisionAlgorithm (HDL Coder).

Видеть вычисление задержки для фиксированных точек с Divide и блоками Reciprocal, в командной строке MATLAB, введите:

HDLMathLib

Поддержка комплексных данных

Этот блок не поддерживает генерацию кода для деления с комплексными сигналами.

Ограничения

Когда вы используете блок Divide во взаимном режиме, следующие ограничения применяются:

Когда вы используете фиксированные точки, ввод и вывод должен быть скаляром. Чтобы использовать векторные входные параметры, задайте Math архитектура и вход значение с плавающей точкой.
Только Zero округление режима поддерживается.
Необходимо выбрать опцию Saturate on integer overflow на блоке.

Для блока Divide, только Zero и Simplest поддерживаются округляющиеся режимы.

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Представлено до R2006a

Документация

Divide

Описание

Порты

Входной параметр

X — Входной сигнал, чтобы умножиться скаляр | вектор | матрица | массив N-D

Зависимости

÷ — Входной сигнал, чтобы разделиться или инвертировать скаляр | вектор | матрица | массив N-D

Зависимости

Port_1 — Сначала введите, чтобы умножиться или разделиться скаляр | вектор | матрица | массив N-D

Port_N — Энный вход, чтобы умножиться или разделиться скаляр | вектор | матрица | массив N-D

* — Входной сигнал, чтобы умножиться скаляр | вектор | матрица | массив N-D

Зависимости

Inv — Входной сигнал, чтобы разделиться или инвертировать скаляр | вектор | матрица | массив N-D

Зависимости

Вывод

Port_1 — Выведите вычисленный путем умножения, делясь или инвертируя входные параметры скаляр | вектор | матрица | массив N-D

Параметры

Основной

Number of inputs — Контрольное число входных параметров и тип операции */ (значение по умолчанию) | положительный целочисленный скаляр | * или / для каждого входного порта

Программируемое использование

Multiplication — Поэлементный (.*) или Матрица (*) умножение Element-wise(.*) (значение по умолчанию) | Matrix(*)

Программируемое использование

Multiply over — Все размерности или заданное измерение All dimensions (значение по умолчанию) | Specified dimension

Зависимости

Программируемое использование

Dimension — Размерность, чтобы умножиться1 (значение по умолчанию) | 2 | ... | N

Зависимости

Программируемое использование

Sample time — Задайте шаг расчета как значение кроме -1-1 (значение по умолчанию) | скаляр | вектор

Зависимости

Программируемое использование

Атрибуты сигнала

Require all inputs to have the same data type — Потребуйте, чтобы все входные параметры имели совпадающий тип данных off (значение по умолчанию) | on

Программируемое использование

Output minimum — Минимальное выходное значение для проверки диапазона [] (значение по умолчанию) | скаляр

Программируемое использование

Output maximum — Максимальное выходное значение для проверки диапазона [] (значение по умолчанию) | скаляр

Программируемое использование

Зависимости

Программируемое использование

Lock output data type setting against changes by the fixed-point tools — Препятствуйте тому, чтобы Fixed-Point Tool заменили тип Выходных данных off (значение по умолчанию) | on

Программируемое использование

Integer rounding mode — Режим Rounding для операций фиксированной точки Floor (значение по умолчанию) | Ceiling | Convergent | Nearest | Round | Simplest | Zero

Программируемое использование

Saturate on integer overflow — Метод действия переполнения off (значение по умолчанию) | on

Программируемое использование

Примеры модели

Разделите входные параметры различных размерностей Используя блок деления

Характеристики блока

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Генерация кода PLC Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Документация Simulink

Поддержка

`X` — Входной сигнал, чтобы умножиться
скаляр | вектор | матрица | массив N-D

`÷` — Входной сигнал, чтобы разделиться или инвертировать
скаляр | вектор | матрица | массив N-D

`Port_1` — Сначала введите, чтобы умножиться или разделиться
скаляр | вектор | матрица | массив N-D

`Port_N` — Энный вход, чтобы умножиться или разделиться
скаляр | вектор | матрица | массив N-D

`*` — Входной сигнал, чтобы умножиться
скаляр | вектор | матрица | массив N-D

`Inv` — Входной сигнал, чтобы разделиться или инвертировать
скаляр | вектор | матрица | массив N-D

`Port_1` — Выведите вычисленный путем умножения, делясь или инвертируя входные параметры
скаляр | вектор | матрица | массив N-D

`Multiplication` — Поэлементный (.) или Матрица () умножение
`Element-wise(.)` (значение по умолчанию) | `Matrix()`

`Multiply over` — Все размерности или заданное измерение
`All dimensions` (значение по умолчанию) | `Specified dimension`

`Dimension` — Размерность, чтобы умножиться
1 (значение по умолчанию) | `2` | `...` | `N`

`Sample time` — Задайте шаг расчета как значение кроме `-1`
-1 (значение по умолчанию) | скаляр | вектор

`Require all inputs to have the same data type` — Потребуйте, чтобы все входные параметры имели совпадающий тип данных
`off` (значение по умолчанию) | `on`

`Output minimum` — Минимальное выходное значение для проверки диапазона
`[]` (значение по умолчанию) | скаляр

`Output maximum` — Максимальное выходное значение для проверки диапазона
`[]` (значение по умолчанию) | скаляр

`Lock output data type setting against changes by the fixed-point tools` — Препятствуйте тому, чтобы Fixed-Point Tool заменили тип Выходных данных
`off` (значение по умолчанию) | `on`

`Integer rounding mode` — Режим Rounding для операций фиксированной точки
`Floor` (значение по умолчанию) | `Ceiling` | `Convergent` | `Nearest` | `Round` | `Simplest` | `Zero`

`Saturate on integer overflow` — Метод действия переполнения
`off` (значение по умолчанию) | `on`

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.