sldvextract | Извлеките подсистему или содержимое субдиаграммы в новую модель для анализа |
sldvoptions | Создайте объект опций верификации проекта |
sldvrun | Модель Analyze |
sldvreport | Сгенерируйте отчет Simulink Design Verifier |
Что такое поиск ошибок проектирования?
Объясняет опция анализа поиска ошибок проектирования.
Описывает два аналитических режима для обнаружения мертвой логики в Simulink® Design Verifier™.
Частые причины для мертвой логики
Описывает несколько сценариев, который приводит к мертвой логике.
Анализ результатов для анализа мертвой логики
Этот пример демонстрирует, как изолировать потенциальные причины мертвой логики с помощью sldvexCommonCausesOfDeadLogic модель.
Обнаружьте мертвую логику, вызванную неправильным значением
Пример, показывающий, как найти неправильную входную спецификацию с помощью результата мертвой логики.
Панель верификатора проекта: поиск ошибок проектирования
Задайте опции, которые управляют, как Simulink Design Verifier обнаруживает ошибки периода выполнения в моделях, которые он анализирует.
Опции Simulink Design Verifier
Обзор опций Simulink Design Verifier в диалоговом окне Configuration Parameters.
Отчеты Simulink Design Verifier
Описывает различные части отчета Simulink Design Verifier.
Файлы данных Simulink Design Verifier
Описывает содержимое файла данных Simulink Design Verifier.
