FFT 1536

Вычисляет быстрое преобразование Фурье (FFT) для полосы пропускания передачи стандарта LTE 15 МГц

  • Библиотека:
  • Wireless HDL Toolbox / Модуляция

  • FFT 1536 block

Описание

Блок FFT 1536 спроектирован, чтобы поддержать полосу пропускания передачи стандарта LTE 15 МГц. Этот блок используется в блочной операции LTE OFDM Demodulator. Блок принимает входные данные, наряду с допустимым управляющим сигналом и выходными параметрами, передающими данные потоком с samplecontrol шина.

Блок обеспечивает архитектуру, подходящую для аппаратного развертывания и генерации HDL-кода.

Порты

Входной параметр

развернуть все

Входные данные в виде скаляра действительных или комплексных чисел.

double и single типы данных поддерживаются для симуляции, но не для генерации HDL-кода.

Чем больше дробные биты, которые вы обеспечиваете во входном размере слова, тем лучше точность вы получаете в выходе.

Типы данных: double | single | int8 | int16 | int32 | fixed point
Поддержка комплексного числа: Да

Указывает, допустимы ли входные данные. Когда входом valid является 1 (TRUE), блок получает значение на порте входа data. Когда входом valid является 0 (FALSE), блок игнорирует выборки входа data.

Типы данных: Boolean

Когда этим значением является 1 (TRUE), блок останавливает текущее вычисление и очищает все внутренние состояния.

Зависимости

Чтобы включить этот порт, выберите параметр Enable reset input port.

Типы данных: Boolean

Вывод

развернуть все

Выходные данные канала частоты, возвращенные как скаляр действительных или комплексных чисел.

Когда вход имеет fixed point тип данных, тип выходных данных совпадает с типом входных данных. Когда вход имеет целочисленный тип, тип выходных данных имеет fixed point ввод.

Типы данных: double | single | int8 | int16 | int32 | fixed point
Поддержка комплексного числа: Да

Управляющие сигналы, сопровождающие демонстрационный поток, возвращенный как samplecontrol шина. Шина включает startконец, и valid управляющие сигналы, которые указывают на контуры системы координат и валидность выборок.

  • start — Указывает на запуск выходной системы координат

  • end — Указывает на конец выходной системы координат

  • valid — Указывает, что данные по порту выхода data допустимы

Для большего количества детали смотрите Демонстрационную Шину управления.

Типы данных: bus

Параметры

развернуть все

Основной

Задает комплексный тип множителя для реализации HDL. Каждое умножение реализовано любой с Use 3 multipliers and 5 adders или с Use 4 multipliers and 2 adders. Скорость реализации зависит от инструмента синтеза и целевого устройства, которое вы используете.

Задает тип округления метода для внутренних вычислений фиксированной точки. Для получения дополнительной информации об округлении методов, смотрите Округление Режимов (DSP System Toolbox). Когда вход является любым целым числом или типом данных с фиксированной точкой, этот блок использует вычисления с фиксированной точкой для внутренних вычислений. Этот параметр не применяется, когда входными данными является single или double.

Когда вы выбираете этот параметр, блок делит выход на 1 536. Эта опция полезна, когда это необходимо, выход блока, чтобы остаться в той же амплитудной области значений как ее вход. Вы требуете этой опции, когда вход имеет fixed point ввод.

Когда вы выбираете этот параметр, выходные увеличения размера слова на 2 бита и когда вы очищаете этот параметр выходные увеличения размера слова на 11 битов.

Порты управления

Выберите этот параметр, чтобы включить порт reset.

Алгоритмы

развернуть все

Чтобы спроектировать блок FFT 1536, основание, 3 алгоритма децимации вовремя (DIT) реализованы. Входная последовательность x (n) для всего n = {0,1,2.... 1535} разделен на три последовательности DIT, x (3n), x (3n+1), x (3n+2) для всего n = {0,1,2.... 511}.

Это уравнение задает БПФ 1 536 расчетов данной последовательности x (n).

x(k)=n=01535x(n)W1536nk;k=0,1,2,...,1535

Уравнение может быть реализовано путем деления его в три части, где P (k), Q (k), R (k) являются N/3 (БПФ 512) БПФ точки x (3n), x (3n+1) и x (3n+2), соответственно. Здесь, N = 1536, и k = 0,1,2....., 511.

x(k)=P(k)+WNkQ(k)+WN2kR(k)

x(k+N/3)=P(k)+W31WNkQ(k)+W32WN2kR(k)

x(k+2N/3)=P(k)+W32WNkQ(k)+W31WN2kR(k)

Эта схема показывает внутреннюю архитектуру блока и как входные потоки последовательности через компоненты блока.

Входная последовательность x (n) демультиплексируется в три последовательности DIT, x (3n), x (3n+1), x (3n+2), каждая длина 512. Три памяти сначала введенного сначала выведенного (FIFO) хранит эти последовательности. Эти последовательности DIT сериализируются и передаются потоком через блок FFT 512.

Расширенные возможности

Смотрите также

Блоки

Введенный в R2019b
Для просмотра документации необходимо авторизоваться на сайте