Сбор данных FPGA

Получите данные сигнала от живого FPGA

Используйте сбор данных FPGA, чтобы наблюдать сигналы из вашего проекта, в то время как проект работает на FPGA. Эта функция получает окно данных сигнала от FPGA и возвращает данные в MATLAB® или Simulink®. Чтобы получить сигналы, HDL Verifier™ генерирует ядро IP, которое необходимо интегрировать в проект HDL и развернуть в FPGA наряду с остальной частью проекта. HDL Verifier также генерирует приложение, Система object™, и модель Simulink, которые связываются с FPGA и возвращают данные в MATLAB или Simulink.

Собрать данные о FPGA:

  1. Сгенерируйте настроенные компоненты и ядро IP. Задайте имена порта и размеры для сгенерированного IP. Эти порты соединяются с сигналами, которые вы хотите получить, и сигналы, которые вы хотите использовать в качестве триггеров, чтобы управлять, когда получение происходит.

  2. Объединяйтесь сгенерированный IP в ваш FPGA проектируют и развертывают проект в вашу плату FPGA. Этот шаг автоматизирован при использовании HDL Workflow Advisor.

  3. Используйте сгенерированное приложение, Системный объект или модель Simulink, чтобы собрать данные для анализа, верификации или отображения. Можно сконфигурировать триггерное условие управлять, когда получение происходит.

Чтобы использовать эту функцию, необходимо загрузить пакет аппаратной поддержки для платы FPGA. Больше документации для этой функции включено с установкой пакета поддержки. См. документацию для пакетов поддержки:

Для получения информации о загрузке пакетов поддержки смотрите Пакет поддержки плат FPGA Загрузки.

Темы

Рабочий процесс сбора данных

Высокоуровневый рабочий процесс для получения данных сигнала из проекта, работающего на FPGA.

Рекомендуемые примеры

Debug IP Core Using FPGA Data Capture

Отладьте ядро IP Используя сбор данных FPGA

Отладьте сгенерированное Ядро IP HDL Coder использование функции Сбора данных FPGA HDL Verifier.

Открыть скрипт
Capture Temperature Sensor Data from Xilinx FPGA Board Using FPGA Data Capture

Соберите данные о датчике температуры от Совета FPGA Xilinx Используя сбор данных FPGA

Используйте сбор данных FPGA с существующим проектом HDL, чтобы получить FPGA внутренние сигналы по JTAG или соединению Ethernet. Начните с существующего проекта FPGA, который реализует Xilinx® XADC IP, чтобы считать данные о датчике температуры на чипе. IP XADC отсоединяет интерфейс динамического порта реконфигурирования (DRP) для чтения, и запишите внутренние регистры. Этот проект FPGA содержит логику, которая считывает регистр датчика температуры от IP XADC. Чтобы получить температуру, читающую для последующего анализа, используйте функцию сбора данных FPGA, чтобы считать необработанные данные о датчике в рабочую область MATLAB®. Затем MATLAB преобразует необработанные температурные данные в Цельсия.

Stream Audio Signal from Intel FPGA Board Using Ready-to-Capture Signal

Сигнал потокового аудио от Совета FPGA Intel Используя готовый к получению сигнал

Используйте готовый к получению сигнал в сборе данных FPGA с существующим HDL-кодом, чтобы считать сигналы потоковой передачи FPGA. Этот пример запускается с существующего проекта FPGA, который реализует аналого-цифровой конвертер (ADC) на чипе, чтобы произвести звуковой сигнал. Интеллектуальная собственность (IP) ADC отсоединяет Avalon® ведомый интерфейс с отображенной памятью (MM) для управления и интерфейс потоковой передачи Авалона для вывода данных. Существующий пример содержит простое ведущее устройство MM Авалона, чтобы запустить ADC. Используйте сбор данных FPGA, чтобы собрать выходные данные ADC из интерфейса потоковой передачи Авалона и передать данные потоком к рабочей области MATLAB®.

Документация HDL Verifier

Поддержка

Для просмотра документации необходимо авторизоваться на сайте