Exponenta Banner

MATLAB ведущее устройство AXI

Доступ к ведомой памяти AXI на плате FPGA из MATLAB® или Simulink®

Доступ к местоположениям встроенной памяти из MATLAB или Simulink при помощи ведущего IP AXI MATLAB в вашем проекте FPGA. Этот IP соединяется с ведомыми ячейками памяти на плате. IP также отвечает на чтение и команды записи из MATLAB или Simulink, по JTAG, PCI Express или кабелю Ethernet.

Чтобы использовать эту функцию, необходимо загрузить пакет аппаратной поддержки для платы FPGA. Больше документации для этой функции включено с установкой пакета поддержки. См. документацию пакета поддержки:

Для получения информации о загрузке пакетов поддержки смотрите Пакет поддержки плат FPGA Загрузки.

Темы

Настройте для MATLAB ведущее устройство AXI

Высокоуровневые шаги для доступа к памяти на плате FPGA из MATLAB или Simulink.

Рекомендуемые примеры

Access FPGA Memory Using JTAG-Based MATLAB AXI Master

Доступ к памяти FPGA Используя основанный на JTAG MATLAB ведущее устройство AXI

Используйте основанное на JTAG ведущее устройство MATLAB® AXI, чтобы получить доступ к памяти, соединенной с FPGA. В FPGA существует контроллер памяти DDR Xilinx®, и контроллер BRAM существуют для доступа к памятям DDR и BRAM, соответственно. Эти контроллеры памяти обеспечивают ведомый интерфейс AXI4 для записи и операций чтения другими компонентами в FPGA. Основанная на JTAG ведущая функция AXI MATLAB обеспечивает основной компонент AXI, который можно использовать, чтобы получить доступ к любому ведомому дюйм/с AXI в FPGA. Этот пример демонстрирует, как интегрировать MATLAB как Ведущий IP AXI в проект Xilinx Vivado® и как записать и считать данные из памяти DDR и BRAM с помощью MATLAB. Этот пример симулирует проект с помощью средства моделирования Vivado и затем программирует FPGA и выполняет запись и операции чтения от консоли MATLAB.

IP Core Generation Workflow With Ethernet-Based MATLAB AXI Master

Рабочий процесс генерации ядра IP с основанным на Ethernet MATLAB ведущее устройство AXI

Использует HDL Verifier™ Ethernet MATLAB®, когда Ведущий IP AXI, чтобы получить доступ к продукту HDL Coder™ сгенерировал регистры. MATLAB ведущее устройство AXI обеспечивает доступ к регистрам FPGA из MATLAB непосредственно.

Документация HDL Verifier

Поддержка