Логика

Логические элементы для интегральных схем, таких как CMOS AND, CMOS OR и CMOS НЕТ

Произведите одну логику, выведенную путем объединения логических элементов та реализация булевы функции.

Блоки Simscape

CMOS ANDПоведенческая модель логического элемента И CMOS
CMOS BufferПоведенческая модель Буферного логического элемента CMOS
CMOS NANDПоведенческая модель логического элемента НЕ-И CMOS
CMOS NORПоведенческая модель логического элемента ИЛИ-НЕ CMOS
CMOS NOTПоведенческая модель логического элемента НЕ CMOS
CMOS ORПоведенческая модель логического элемента ИЛИ CMOS
CMOS XORПоведенческая модель CMOS логический элемент XOR
S-R LatchПоведенческая модель Фиксатора S-R
Schmitt TriggerПоведенческая модель Триггера Шмитта

Темы

Параметризация блоков из таблиц данных

Обзор методов раньше задавал параметры блоков, чтобы совпадать с данными из таблиц данных производителя.

Выбор Выходной модели для логических блоков

Исследуйте две выходных модели, доступные для логических блоков.

Документация Simscape Electrical

Поддержка

Для просмотра документации необходимо авторизоваться на сайте