Параллельный проект ссылки

Спроектируйте параллельные ссылки, такие как DDR

Приложение Parallel Link Designer обеспечивает специализированную среду разработки системы и анализа для параллельных ссылок. Получите свои параллельные проекты ссылки графически, и эксперимент с различными физическими размещениями и параметром, развертывающимся, чтобы определить, устанавливает/содержит синхронизацию и поля напряжения для высокоскоростных параллельных ссылок. Анализируйте параллельные интерфейсы для податливости с ограничениями целостности сигнала и синхронизацией.

Используйте приложение Parallel Link Designer, чтобы сконфигурировать параллельные ссылки. Установите параметры симуляции, задайте угловые условия и задайте шаблоны стимула. Настройте предварительный анализ топологии, чтобы запустить SPICE и провести форму волны и синхронизирующий анализ данных, чтобы анализировать ваши пользовательские параллельные ссылки. Просмотрите и интерпретируйте результаты с помощью приложения Signal Integrity Viewer. Можно также настроить и анализировать базу данных PCB постразмещения параллельного проекта ссылки, если у вас есть лицензия на RF PCB Toolbox™. Можно изменить stackup и padstack модели и настроить vias и видеть, как изменения влияют проект.

Приложения

Parallel Link DesignerАнализируйте проекты PCB для параллельных приложений ссылки
Signal Integrity ViewerПросмотрите результаты целостности сигнала приложения Parallel Link Designer или Serial Link Designer

Темы

Параллельные проекты ссылки

Параметры симуляции, используемые в параллельном проекте ссылки

Установите параметры, чтобы управлять симуляцией SPICE и статистический, временной интервал и анализ формы волны.

Задайте угловые условия в параллельном проекте ссылки

Задайте углы процесса и углы травления, чтобы симулировать в параллельном проекте ссылки.

Шаблоны стимула в параллельном проекте ссылки

Задайте шаблоны стимула для анализа области времени в параллельном проекте ссылки.

Дрожание модели и шум при разработке параллельной ссылки

Добавьте дрожание часов TX, дрожание часов RX, дрожание восстановления тактового сигнала RX и шум.

Предварительный анализ топологии

Предварительный анализ топологии параллельной ссылки

Изучите основы предварительного анализа топологии.

Настройте проект ссылки параллели для предварительного анализа топологии

Отредактируйте модели линии электропередачи, указатели, S-параметры и файлы IBIS, чтобы настроить предварительный анализ топологии.

Результаты предварительного анализа топологии в параллельной ссылке

Просмотрите, интерпретируйте и отладьте результаты перед анализом топологии.

Запуск параллельной симуляции в Signal Integrity Toolbox

Уменьшайте время, требуемое запускать полный набор симуляций путем выполнения параллельных симуляций с Parallel Computing Toolbox™.

Верификация постразмещения (требует RF PCB Toolbox),

Верификация постразмещения параллельной ссылки

Проверьте SI уровня системы и поля синхронизации баз данных проекта PCB.

Stackup и Extraction Control в параллельной ссылке Проект

Отредактируйте stackups и управляйте padstack моделями.

Через и управление Stackup в параллельном проекте ссылки

Управляйте vias и stackups, использующим Редактор Stackup и Редактор PadStack.

Рекомендуемые примеры

Для просмотра документации необходимо авторизоваться на сайте