Генерация HDL-кода
Чтобы реализовать проект DSP на FPGAs или ASICs, можно использовать или HDL Coder™ или Filter Design HDL Coder™. Оба продукта генерируют синтезируемый и портативный VHDL® и код Verilog®, и также генерируют испытательные стенды VHDL и Verilog для того, чтобы быстро моделировать, тестировать и проверить сгенерированный код.
HDL Coder — Генерирует код из проекты MATLAB или Simulink. Эта поддержка включает фильтры, математику и операции сигнала и другие алгоритмы, оптимизированные для использования ресурса и производительности, такие как Оптимизированный HDL БПФ, Оптимизированный HDL ОБПФ, и HDL NCO Оптимизированные блоки. Для основного примера того, как сгенерировать HDL-код с помощью HDL Coder, смотрите, Генерируют HDL-код для Программируемого КИХ-Фильтра.
Filter Design HDL Coder — Сгенерируйте код из проектов фильтра MATLAB. Вы можете код доступа и функции генерации испытательного стенда с помощью Сгенерировать пользовательского интерфейса HDL, или при помощи параметров командной строки. Эти функции также интегрированы с приложением Filter Designer. Для примера того, как сгенерировать HDL-код с помощью Filter Design HDL Coder, смотрите Фильтр Баттерворта HDL (Filter Design HDL Coder).
Чтобы отладить ваши проекты в Simulink или MATLAB, используйте средство просмотра формы волны Logic Analyzer.
Инструмент визуализации Simulink
| Logic Analyzer | Визуализируйте, измерьте и анализируйте переходы и состояния в зависимости от времени |
Функции
generatehdl | Сгенерируйте HDL-код для квантованного фильтра DSP (требует Filter Design HDL Coder), |
Темы
Поддержка генерации HDL-кода DSP System Toolbox
Выберите блоки и Системные объекты, которые поддерживают генерацию HDL-кода с HDL Coder.
Найдите блоки и системные объекты, поддерживающие генерацию HDL-кода
Используйте браузер Библиотеки Simulink, чтобы обнаружить блоки, поддержанные для генерации HDL-кода.
Сгенерируйте HDL-код для системных объектов фильтра (Filter Design HDL Coder)
Узнайте о специфических особенностях генерации HDL-кода от Системных объектов фильтра.
Выберите параметры генерации HDL-кода, чтобы контролировать скорость по сравнению с компромиссами области в архитектуре фильтра.
Оптимизация подсистемы для фильтров
Выберите разделение ресурсов и конвейерно обработайте опции оптимизации.
Высокие алгоритмы HDL пропускной способности
Выберите блок, который поддерживает основанный на кадре вход для генерации HDL-кода.
Визуализация нескольких сигналов Используя Logic Analyzer
Визуализируйте несколько сигналов программируемого КИХ-фильтра при помощи анализатора логики.
