Алгоритм CORDIC является благоприятным для оборудования методом для выполнения тригонометрических функций. Это - итеративный алгоритм, который аппроксимирует решение путем схождения к идеальной точке. Объект использует CORDIC векторизация режима, чтобы итеративно вращать вход на вещественную ось.

Метод Givens для вращения комплексного числа x+iy углом θ следующие. Направление вращения, d, +1 для против часовой стрелки и −1 для по часовой стрелке.

Для аппаратной реализации факторизуйте becauseθ, чтобы оставить термин tanθ.

Чтобы вращать вектор на вещественную ось, выберите ряд вращений _θn так, чтобы $$\mathrm{загар}{\theta }_n=2^{-n}$$. Удалите термин becauseθ, таким образом, каждое итеративное вращение использует только сдвиг, и добавьте операции.

Объедините отсутствие условия becauseθ от каждой итерации в константу, и примените его с одним множителем к результату итогового вращения. Выходное значение является масштабированным окончательным значением x. Выходной угол, z, является суммой углов поворота.

Область сходимости для стандартного вращения CORDIC составляет ≈ ±99.7 °. Чтобы работать вокруг этого ограничения, прежде, чем сделать любое вращение, объект сопоставляет вход в [0, π/4] область значений с помощью следующего алгоритма.

if abs(x) > abs(y) 
  input_mapped = [abs(x), abs(y)];
else
  input_mapped = [abs(y), abs(x)];
end

Квадрантное отображение сохраняет аппаратные ресурсы и уменьшает задержку путем сокращения количества настроек канала связи CORDIC одной. Фактор усиления CORDIC, Kn, поэтому не включает n=0, или потому что (π/4), называют.

После того, как итерации CORDIC завершены, объект исправляет угол назад к его исходному местоположению. Сначала это настраивает угол правильной стороне π/4.

if abs(x) > abs(y)
  angle_unmapped = CORDIC_out;
else
  angle_unmapped = (pi/2) - CORDIC_out;
end

if (x < 0) 
  if (y < 0)
    output_angle = - pi + angle_unmapped;
  else
    output_angle = pi - angle_unmapped;
else
  if (y<0)
    output_angle = -angle_unmapped;

Объект генерирует конвейерную архитектуру HDL, чтобы максимизировать пропускную способность. Каждая итерация CORDIC сделана в одной настройке канала связи. Множитель усиления, если включено, реализован с логикой Канонической цифры со знаком (CSD).

Логика CORDIC при каждой настройке канала связи реализует одну итерацию. Для каждой настройки канала связи сдвиг и угловое вращение являются константами.

Когда вы устанавливаете OutputValue на 'Magnitude', объект не генерирует HDL-код для углового накопления и квадрантной логики исправления.

Этот формат нормирует угловые значения радиана фиксированной точки вокруг модульного круга. Это - более эффективное использование битов, чем область значений [0,2π] радианы. Нормированный угловой формат также включает перенос в 0/2π без дополнительного, обнаруживают и исправляют логику.

Например, представляя угол с результатами на 3 бита в следующих нормированных значениях.

Используя отображение, описанное в Измененном Алгоритме CORDIC, объект нормирует углы через [0, π/4] и сопоставляет их с правильным октантом в конце вычисления.

Задержкой является NumIterations + 4 цикла от входа, чтобы вывести. Каждый вызов объектных моделей один такт.

Когда вы устанавливаете NumIterationsSource на 'Auto', количество итераций является тем меньше, чем входной размер слова и задержка равняются еще трем, чем входной размер слова. Если типом данных входа является double или single, количество итераций равняется 16, и задержка равняется 20.

Уровень был измерен для настройки по умолчанию с выходным отключенным масштабированием и вход fixdt(1,16,12). Когда сгенерированный HDL-код синтезируется в Xilinx^® Virtex^®-6 (XC6VLX240T-1FFG1156) FPGA, проект достигает частоты часов на 260 МГц. Это использует следующие ресурсы.

Производительность синтезируемого HDL-кода отличается в зависимости от вашей цели и опций синтеза.