HDL Coder™ генерирует портативный, синтезируемый VHDL® и код Verilog® от функций MATLAB®, модели Simulink® и графики Stateflow®. Сгенерированный HDL-код может использоваться для программирования FPGA или прототипирования ASIC и проекта.
HDL Coder предоставляет советнику по вопросам рабочего процесса, который автоматизирует программирование Xilinx®, Microsemi® и Intel® FPGAs. Можно управлять архитектурой HDL и реализацией, подсветить критические пути и сгенерировать оценки использования аппаратного ресурса. HDL Coder обеспечивает трассируемость между вашей моделью Simulink и сгенерированным кодом Verilog и VHDL, включая верификацию кода для приложений повышенной надежности, придерживающихся DO-254 и других стандартов.
Создайте модель Simulink для генерации HDL-кода
Практическое введение в создание модели и проверку совместимости для генерации HDL-кода.
Проверяйте совместимость HDL модели Используя средство проверки модели HDL
Обзор Средства проверки Модели HDL, как осуществить различные проверки и зафиксировать предупреждения, сопоставленные с проверками.
Сгенерируйте HDL-код из модели Simulink
Узнайте о встречной модели и как сгенерировать код VHDL или Verilog из моделей.
Проверьте сгенерированный код из модели Simulink Используя испытательный стенд HDL
Узнать, как сгенерировать испытательный стенд HDL, чтобы проверить VHDL или Код Verilog.
Генерация HDL-кода и синтез FPGA Используя HDL Workflow Advisor Simulink
Узнать, как сгенерировать код и синтезировать ваш проект на целевом компьютере.
Генерация HDL-кода и синтез FPGA из алгоритма MATLAB
Узнать, как сгенерировать HDL-код из алгоритма MATLAB.
Покажите блоки, поддержанные для генерации HDL-кода
Найдите, что генерация HDL-кода поддержала блоки
Реализации блока HDL и ограничения генерации кода
Функции, поддерживаемые для генерации HDL-кода — алфавитный список
Алфавитный список встроенного MATLAB и функций тулбокса поддержан для генерации HDL-кода
Функции, поддерживаемые для генерации HDL-кода — категориальный список
Категориальный список встроенного MATLAB и функций тулбокса поддержан для генерации HDL-кода
Поддерживаемые типы данных MATLAB, операторы и операторы управления
Поддерживаемые типы данных, операторы и операторы управления для генерации HDL-кода.
Обзор HDL Coder
Сгенерируйте код VHDL и Verilog для FPGA и проекты ASIC с помощью HDL Coder
Используя Simulink, чтобы развернуть алгоритм MATLAB на FPGA или ASIC
Узнать, как взять алгоритм ЦОС MATLAB через Simulink, Fixed-Point Designer и HDL Coder, и предназначаться для FPGA или ASIC
