Руководства по моделированию HDL являются набором рекомендуемых инструкций для создания моделей Simulink, блоков MATLAB function и графиков Stateflow® для генерации кода с HDL Coder™. Когда HDL Coder генерирует код, который предназначается для аппаратных платформ, таких как FPGAs, ASICs и SoCs, необходимо обеспечить определенную степень оборудования архитектурное руководство как часть проекта. Можно также использовать дополнительные инструкции для оптимизации скорости и области проекта, реализованного в оборудовании. В некоторых случаях вы видите, что инструкции также отражают инструкции по HDL промышленного стандарта, такие как те от STARC. Инструкции подпадают под три категории: образцовый проект и совместимость, поддерживаемые блоки и типы данных, и скорость и оптимизация области.
