Выведите абсолютное значение входа (HDL Coder)
Блок Abs доступен с Simulink®.
Для получения информации о поведении симуляции и параметрах блоков, смотрите Abs.
Этот блок имеет одну, архитектуру HDL по умолчанию.
Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значение по умолчанию 0. См. также ConstrainedOutputPipeline.
Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также InputPipeline.
Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также OutputPipeline.
Задайте, сопоставить ли блоки в вашем проекте к inherit
, Max
, Min
или Zero
для оператора с плавающей точкой. Значением по умолчанию является inherit
. См. также LatencyStrategy.
Этот блок не поддерживает генерацию кода для комплексных сигналов. Чтобы вычислить значение комплексного числа, используйте блок Complex to Magnitude-Angle HDL Optimized вместо этого.