Документация

Обзор

Блокируйтесь параметры реализации позволяют вам управлять деталями кода, сгенерированного для определенных реализаций блока. Смотрите Параметры блоков HDL Набора и Представления, чтобы изучить, как выбрать реализации блока и параметры в графический интерфейсе пользователя или командной строке.

Имена свойства заданы как векторы символов. Тип данных значения свойства характерен для свойства. В этом разделе описываются синтаксис каждого параметра реализации блока и как параметр влияет на сгенерированный код.

AdaptivePipelining

Параметр подсистемы AdaptivePipelining позволяет вам установить адаптивную конвейеризацию на подсистеме в модели.

Чтобы отключить адаптивную конвейеризацию для подсистемы в модели, установите адаптивный параметр конвейеризации, AdaptivePipelining, к 'off' для той подсистемы.

Чтобы изучить, как установить образцовый уровень адаптивная конвейеризация, смотрите Адаптивную конвейеризацию.

hdlset_param('my_dut', 'AdaptivePipelining', 'off')

BalanceDelays

Параметр подсистемы BalanceDelays позволяет вам установить задержку, балансирующуюся на подсистеме в модели.

Чтобы отключить задержку, балансирующуюся для любой подсистемы в модели, необходимо установить параметр балансировки задержки образцового уровня, BalanceDelays, к 'off'.

Чтобы изучить, как установить балансировку задержки образцового уровня, смотрите задержки Баланса.

hdlset_param('my_dut', 'BalanceDelays', 'off')

ClockRatePipelining

Параметр подсистемы ClockRatePipelining позволяет вам установить конвейеризацию тактовой частоты на подсистеме в модели.

Чтобы отключить конвейеризацию тактовой частоты для подсистемы в модели, установите параметр конвейеризации тактовой частоты, ClockRatePipelining, к 'off' для той подсистемы.

Чтобы изучить, как установить конвейеризацию тактовой частоты образцового уровня, смотрите, что Тактовая частота Конвейерно обрабатывает.

hdlset_param('my_dut', 'ClockRatePipelining', 'off')

ConstMultiplierOptimization

Параметр реализации ConstMultiplierOptimization позволяет вам задать использование канонической цифры со знаком (CSD) или учтенную оптимизацию CSD для обработки содействующих операций множителя в сгенерированном коде.

Следующая таблица показывает значения параметров ConstMultiplierOptimization.

Параметр ConstMultiplierOptimization доступен для следующих блоков:

ConstrainedOutputPipeline

Используйте параметр ConstrainedOutputPipeline, чтобы задать неотрицательное количество регистров, чтобы поместить в блоке выходные параметры.

HDL Coder перемещает существующие задержки в рамках вашего проекта, чтобы попытаться соответствовать вашему ограничению. Новые регистры не добавляются. Если существует меньше регистров, чем кодер должен удовлетворить ваше ограничение, кодер сообщает о различии между количеством желаемых и фактических выходных регистров. Можно добавить задержки с проектом с помощью конвейеризации ввода или вывода.

Распределенная конвейеризация не перераспределяет регистры, которые вы задаете с ограниченной выходной конвейеризацией.

hdlset_param(path_to_block,
             'ConstrainedOutputPipeline', number_of_output_registers)

hdlset_param('mymodel/subsys','ConstrainedOutputPipeline', 6)

DistributedPipelining

Параметр DistributedPipelining включает конвейерное распределение регистра, оптимизацию скорости, которая позволяет вам увеличить свою тактовую частоту путем сокращения критического пути.

Следующая таблица показывает эффект параметров OutputPipeline и DistributedPipelining.

Чтобы достигнуть дальнейшей оптимизации кода, сгенерированного с распределенной конвейеризацией, выполните повторную синхронизацию во время синтеза RTL, если это возможно.

DotProductStrategy

Если вы используете блок Matrix Multiply в своем проекте, используйте DotProductStrategy, чтобы задать, как вы хотите реализовать умножение матриц.

Опции DotProductStrategy перечислены в следующей таблице.

DSPStyle

DSPStyle позволяет вам сгенерировать код, который включает атрибуты синтеза для отображения множителя в вашем проекте. Можно выбрать, сопоставить ли множители конкретного блока с DSPS или логикой в оборудовании.

Для целей Xilinx^® сгенерированный код использует атрибут use_dsp48. Для целей Altera^® сгенерированный код использует атрибут multstyle.

Опции DSPStyle перечислены в следующей таблице.

Параметр DSPStyle доступен для следующих блоков:

hdlset_param('my_model/my_dut/my_multiplier', 'DSPStyle', 'on')

FlattenHierarchy

FlattenHierarchy позволяет вам удалить иерархию подсистемы из HDL-кода, сгенерированного из вашего проекта.

hdlset_param('my_dut', 'FlattenHierarchy', 'on')

InputPipeline

InputPipeline позволяет вам задать реализацию с входной конвейеризацией для выбранных блоков. Значение параметров задает количество входных настроек канала связи (конвейерная глубина) в сгенерированном коде.

Следующий код задает входную конвейерную глубину двух этапов для каждого блока Sum в модели:

sblocks = find_system(gcb, 'BlockType', 'Sum');
for ii=1:length(sblocks),hdlset_param(sblocks{ii},'InputPipeline', 2), end;

При генерации кода для конвейерных регистров HDL Coder добавляет постфиксную строку к именам конвейерных регистров ввода или вывода. Постфиксной строкой по умолчанию является _pipe. Чтобы настроить постфиксную строку, используйте опцию Pipeline postfix в панели Global Settings / General в панели HDL Code Generation диалогового окна Configuration Parameters. Также можно передать желаемый постфикс как вектор символов в свойстве makehdl PipelinePostfix. Для примера смотрите Конвейерный постфикс.

InstantiateFunctions

Для блока MATLAB function можно использовать параметр InstantiateFunctions, чтобы сгенерировать VHDL^® entity или Verilog^® module для каждой функции. HDL Coder генерирует код для каждого entity или module в отдельном файле.

Опции InstantiateFunctions для блока MATLAB function перечислены в следующей таблице.

hdlset_param('my_DUT/my_MATLABFcnBlk', 'InstantiateFunctions', 'on')

InstantiateStages

Для архитектуры Cascade можно использовать параметр InstantiateStages, чтобы сгенерировать VHDL entity или module Verilog для каждого этапа вычисления. HDL Coder генерирует код для каждого entity или module в отдельном файле.

LoopOptimization

LoopOptimization позволяет вам передать потоком или развернуть циклы в коде, сгенерированном от блока MATLAB function. Потоковая передача цикла оптимизирует для области; развертывание цикла оптимизирует для скорости.

hdlset_param('my_mlfn', 'LoopOptimization', 'Streaming')

LUTRegisterResetType

Используйте параметры блоков LUTRegisterResetType, чтобы управлять синтезом LUT в структуру ROM на FPGA.

Можно задать LUTRegisterResetType для следующих блоков:

MapPersistentVarsToRAM

С параметром реализации MapPersistentVarsToRAM можно использовать основанное на RAM отображение для персистентных массивов блока MATLAB function вместо того, чтобы сопоставить с регистрами.

hdlset_param('sfir_fixed', 'RAMMappingThreshold', 128);

OutputPipeline

OutputPipeline позволяет вам задать реализацию с выходной конвейеризацией для выбранных блоков. Значение параметров задает количество выходных настроек канала связи (конвейерная глубина) в сгенерированном коде.

Следующий код задает выходную конвейерную глубину двух этапов для каждого блока Sum в модели:

sblocks = find_system(gcb, 'BlockType', 'Sum');
for ii=1:length(sblocks),hdlset_param(sblocks{ii},'OutputPipeline', 2), end;

При генерации кода для конвейерных регистров HDL Coder добавляет постфиксную строку к именам конвейерных регистров ввода или вывода. Постфиксной строкой по умолчанию является _pipe. Чтобы настроить постфиксную строку, используйте опцию Pipeline postfix в диалоговом окне Configuration Parameters во вкладке HDL Code Generation > Global Settings > General. Также можно использовать свойство PipelinePostfix с makehdl. Для примера смотрите Конвейерный постфикс.

См. также Распределенную Конвейерную Вставку для блоков MATLAB function.

ResetType

Используйте параметры блоков ResetType, чтобы подавить генерацию логики сброса.

Можно задать ResetType для следующих блоков:

hdlset_param(path_to_block,'ResetType','none')

hdlset_param('mySubsys/UnitDelay1','ResetType','none');

SerialPartition

Используйте этот параметр на блоках Min/Max, чтобы задать разделы для последовательной каскадной архитектуры. Настройка по умолчанию использует минимальное количество разделов.

Это свойство также используется для последовательной архитектуры фильтра. Поскольку, как сконфигурировать блоки фильтра, смотрите SerialPartition.

SharingFactor

Используйте SharingFactor, чтобы задать количество функционально эквивалентных ресурсов, чтобы сопоставить с одним совместно используемым ресурсом. Значение по умолчанию 0. Смотрите Разделение ресурсов.

SoftReset

Используйте параметры блоков SoftReset, чтобы задать, сгенерировать ли благоприятную для оборудования синхронную логику сброса или локальную логику сброса, которая совпадает с поведением симуляции Simulink. Это свойство доступно для блока Unit Delay Resettable или блока Unit Delay Enabled Resettable.

Когда набор SoftReset к 'off', следующий код сгенерирован для блока Unit Delay Resettable:

always @(posedge clk or posedge reset)
  begin : Unit_Delay_Resettable_process
    if (reset == 1'b1) begin
      Unit_Delay_Resettable_zero_delay <= 1'b1;
      Unit_Delay_Resettable_switch_delay <= 2'b00;
    end
    else begin
      if (enb) begin
        Unit_Delay_Resettable_zero_delay <= 1'b0;
        if (UDR_reset == 1'b1) begin
          Unit_Delay_Resettable_switch_delay <= 2'b00;
        end
        else begin
          Unit_Delay_Resettable_switch_delay <= In1;
        end
      end
    end
  end

assign Unit_Delay_Resettable_1 = 
            (UDR_reset || 
             Unit_Delay_Resettable_zero_delay ? 1'b1 : 1'b0);
assign out0 = (Unit_Delay_Resettable_1 == 1'b1 ? 2'b00 :
            Unit_Delay_Resettable_switch_delay);

Когда набор SoftReset к 'on', следующий код сгенерирован для блока Unit Delay Resettable:

always @(posedge clk or posedge reset)
  begin : Unit_Delay_Resettable_process
    if (reset == 1'b1) begin
      Unit_Delay_Resettable_reg <= 2'b00;
    end
    else begin
      if (enb) begin
        if (UDR_reset != 1'b0) begin
          Unit_Delay_Resettable_reg <= 2'b00;
        end
        else begin
          Unit_Delay_Resettable_reg <= In1;
        end
      end
    end
  end

assign out0 = Unit_Delay_Resettable_reg;

StreamingFactor

Количество параллельных информационных каналов или векторы, чтобы преобразовать в последовательные, скалярные информационные каналы мультиплексирующими время последовательными путями данных и совместным использованием аппаратных ресурсов. Значение по умолчанию 0, который реализует полностью параллельные информационные каналы. См. также Потоковую передачу.

UseMatrixTypesInHDL

Свойство блока UseMatrixTypesInHDL задает, сгенерировать ли 2D матрицы в HDL-коде, когда у вас есть матрицы MATLAB в вашем блоке MATLAB function.

Сгенерировать 2D матрицы в HDL-коде:

Также в командной строке, используйте makehdl или hdlset_param, чтобы установить свойство блока UseMatrixTypesInHDL на 'on'.

Например, предположите, что у вас есть модель, myModel, с подсистемой, dutSubsys, который содержит блок MATLAB function, myMLFcn. Сгенерировать 2D матрицы в HDL-коде для myMLFcn, введите:

hdlset_param('myModel/dutSubsys/myMLFcn', 'UseMatrixTypesInHDL', 'on')

UseRAM

Параметр реализации UseRAM позволяет использовать основанное на RAM отображение для блока вместо того, чтобы сопоставить со сдвиговым регистром.

Этот параметр реализации доступен для блока Delay в библиотеке Simulink Discrete и блока Delay в библиотеке DSP System Toolbox Signal Operations.

VariablesToPipeline

Параметр VariablesToPipeline позволяет вам вставить конвейерный регистр при выводе одной или нескольких переменных MATLAB. Задайте список переменных как вектор символов с пробелами, разделяющими переменные.

См. также Конвейер Выражения MATLAB.