Exponenta Banner

Косинус

Реализуйте волну косинуса фиксированной точки использование подхода интерполяционной таблицы, который использует симметрию волны четверти (HDL Coder)

Описание

Блок Cosine доступен с Simulink®.

Для получения информации о поведении симуляции и параметрах блоков, смотрите Синус, Косинус.

Архитектура HDL

HDL-код реализует Косинус с помощью интерполяционной таблицы волны четвертью, которую вы задаете в параметрах блока Simulink.

Чтобы постараться не генерировать оператор деления (/) в HDL-коде, для Number of data points for lookup table, вводят (2^n)+1. n является целым числом.

Свойства блока HDL

ConstrainedOutputPipeline

Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значение по умолчанию 0. См. также ConstrainedOutputPipeline.

InputPipeline

Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также InputPipeline.

OutputPipeline

Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также OutputPipeline.

Ограничения

Если вы используете устройство Intel® MAX 10, чтобы сопоставить интерполяционную таблицу с RAM, добавьте эту команду Tcl при создании проекта в инструменте Куарта:

set_global_assignment -name INTERNAL_FLASH_UPDATE_MODE "SINGLE IMAGE WITH ERAM"

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Смотрите также

| |

Введенный в R2014a

Документация HDL Coder
Поддержка