Exponenta Banner

Обнаружьте уменьшение

Обнаружьте уменьшение в значении сигналов (HDL Coder)

Описание

Блок Detect Decrease определяет, является ли входной сигнал меньше, чем его предыдущее значение. Когда входной сигнал является меньше, чем предыдущее значение, вывод верен или равен одному. Когда вход больше, чем или равен предыдущему значению, вывод является ложным или равным нулю.

Блок Detect Decrease доступен с Simulink®. Для получения информации о поведении симуляции и параметрах блоков, смотрите, Обнаруживают Уменьшение.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline

Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значение по умолчанию 0. См. также ConstrainedOutputPipeline.

InputPipeline

Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также InputPipeline.

OutputPipeline

Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также OutputPipeline.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Введенный в R2018b

Документация HDL Coder
Поддержка