Выполните интегрирование дискретного времени или накопление сигнала (HDL Coder)
Блок Discrete-Time Integrator доступен с Simulink®.
Для получения информации о поведении симуляции и параметрах блоков, смотрите Интегратор Дискретного времени.
Этот блок имеет одну, архитектуру HDL по умолчанию.
Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значение по умолчанию 0. См. также ConstrainedOutputPipeline.
Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также InputPipeline.
Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также OutputPipeline.
Задайте, хотите ли вы, чтобы HDL Coder™ вставил дополнительную логику, чтобы обработать нестандартные числа в вашем проекте. Нестандартные числа являются числами, которые имеют значения меньше, чем самое маленькое число с плавающей запятой, которое может быть представлено без начальных нулей в мантиссе. Значением по умолчанию является inherit. См. также HandleDenormals.
Задайте, сопоставить ли блоки в вашем проекте к inherit, Max, Min или Zero для оператора с плавающей точкой. Значением по умолчанию является inherit. См. также LatencyStrategy.
Задайте, как реализовать операцию умножения мантиссы во время генерации кода. При помощи различных настроек можно управлять использованием DSP на целевом устройстве FPGA. Значением по умолчанию является inherit. См. также MantissaMultiplyStrategy.
Порты состояния не поддержаны для генерации HDL-кода. Очистите опцию Show state port.
Внешние начальные условия не поддержаны для генерации HDL-кода. Установите Initial condition source на Internal.
External Reset должен быть установлен в none, rising или falling.
Ширина сигналов ввода и вывода не должна превышать 32 бита.
