Exponenta Banner

Скалярное произведение

Сгенерируйте скалярное произведение двух векторов (HDL Coder)

Описание

Блок Dot Product доступен с Simulink®.

Для получения информации о поведении симуляции и параметрах блоков, смотрите Скалярное произведение.

Архитектура HDL

АрхитектураОписание
Linear (значение по умолчанию)

Генерирует линейную цепочку сумматоров, чтобы вычислить сумму продуктов.

Tree

Генерирует древовидную структуру сумматоров, чтобы вычислить сумму продуктов.

Свойства блока HDL

ConstrainedOutputPipeline

Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значение по умолчанию 0. См. также ConstrainedOutputPipeline.

InputPipeline

Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также InputPipeline.

OutputPipeline

Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также OutputPipeline.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Введенный в R2014a

Документация HDL Coder
Поддержка