Многопортовый переключатель

Выберите между несколькими входными параметрами блока (HDL Coder)

Описание

Многопортовый блок switch доступен с Simulink®.

Для получения информации о поведении симуляции и параметрах блоков, смотрите Многопортовый Переключатель.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

Общий

ConstrainedOutputPipeline

Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значение по умолчанию 0. См. также ConstrainedOutputPipeline.

InputPipeline

Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также InputPipeline.

OutputPipeline

Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также OutputPipeline.

Нативная плавающая точка

LatencyStrategy

Задайте, сопоставить ли блоки в вашем проекте к inherit, Max, Min или Zero для оператора с плавающей точкой. Значением по умолчанию является inherit. См. также LatencyStrategy.

Поддержка комплексных данных

Этот блок поддерживает генерацию кода для комплексных сигналов.

Пример

Можно установить Data port order на Specify indices и ввести перечислимые величины для Data port indices. Например, можно соединить блок Enumerated Constant с Многопортовым портом управления Переключателя и использовать перечислимые типы в качестве индексов порта данных.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Введенный в R2014a