Предварительный поиск

Вычислите индекс и часть для блока Interpolation Using Prelookup (HDL Coder)

Описание

Блок Prelookup доступен с Simulink®.

Для получения информации о поведении симуляции и параметрах блоков, смотрите Предварительный поиск.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline

Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значение по умолчанию 0. См. также ConstrainedOutputPipeline.

InputPipeline

Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также InputPipeline.

OutputPipeline

Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также OutputPipeline.

Ограничения

Необходимые настройки блока

  • Breakpoint data: Для Source выберите Dialog.

  • Specification: можно выбрать Explicit values или Even spacing.

  • Index search method: выберите Evenly spaced points.

  • ExtrapolationMethod : выберите Clip.

  • Diagnostic for out-of-range input: выберите Error.

  • Use last breakpoint for input at or above upper limit: Установите этот флажок.

  • Breakpoint: Для Data Type выберите Inherit: Same as input.

  • Integer rounding mode: выберите Zero, Floor или Simplest.

Табличный ввод данных и калибровка

  • Это - хорошая практика, чтобы структурировать вашу таблицу, таким образом, что интервал между точками останова является степенью двойки. Если интервал точки останова не удовлетворяет этому условию, HDL Coder™ выдает предупреждение. Когда интервал точки останова является степенью двойки, можно заменить операции деления на шаге перед поиском с операциями сдвига вправо.

  • Все порты на блоке требуют скалярных значений.

  • Кодер разрешает данные с плавающей точкой для точек останова.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Введенный в R2014a