Exponenta Banner

Зонд

Атрибуты выходного сигнала, включая ширину, размерность, шаг расчета и комплекс сигнализируют о флаге (HDL Coder)

Описание

Блок Probe выходные параметры выбрал информацию о входном сигнале к блоку. Используйте Параметры блоков блока Probe, чтобы вывести эти атрибуты входного сигнала:

  • Width

  • Размерности

  • Шаг расчета и смещение

  • Отметьте, который указывает, с ли сигнал комплексным знаком

Блок имеет один входной порт. Количество выходных портов зависит от атрибутов входного сигнала, которые вы выбираете для зондирования. Блок Probe доступен с Simulink®. Для получения информации о поведении симуляции и параметрах блоков, смотрите Зонд.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline

Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значение по умолчанию 0. См. также ConstrainedOutputPipeline.

OutputPipeline

Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также OutputPipeline.

Поддержка комплексных данных

Этот блок поддерживает генерацию кода для комплексных сигналов.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Введенный в R2018b

Документация HDL Coder
Поддержка