Скопируйте или инвертируйте один скалярный вход или сверните один нескалярный вход (HDL Coder)
Продукт блока Elements доступен с Simulink®.
Для получения информации о поведении симуляции и параметрах блоков, смотрите продукт Элементов.
HDL Coder™ поддерживает Tree и архитектуру Cascade для продукта или продукта блоков Элементов, которые имеют один векторный вход с несколькими элементами.
Этот блок имеет реализации мультицикла, которые вводят дополнительную задержку в сгенерированном коде. Чтобы видеть добавленную задержку, просмотрите сгенерированную модель или модель валидации. См. Сгенерированную Модель Модели и Валидации.
| Архитектура | Дополнительные циклы задержки | Описание |
|---|---|---|
Linear (значение по умолчанию) | 0 | Генерирует линейную цепочку сумматоров, чтобы вычислить сумму продуктов. |
Tree | 0 | Генерирует древовидную структуру сумматоров, чтобы вычислить сумму продуктов. |
Cascade | 1, когда блок имеет один векторный входной порт. | Эта реализация оптимизирует задержку * область и быстрее, чем реализация Смотрите каскадные лучшые практики архитектуры. |
Продукт блока Element не поддерживает генерацию HDL-кода с типами данных double в режиме Native Floating Point.
Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значение по умолчанию 0. См. также ConstrainedOutputPipeline.
Синтез приписывает для отображения множителя. Значением по умолчанию является none. См. также DSPStyle.
Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также InputPipeline.
Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также OutputPipeline.
Задайте, хотите ли вы, чтобы HDL Coder вставил дополнительную логику, чтобы обработать нестандартные числа в вашем проекте. Нестандартные числа являются числами, которые имеют значения меньше, чем самое маленькое число с плавающей запятой, которое может быть представлено без начальных нулей в мантиссе. Значением по умолчанию является inherit. См. также HandleDenormals.
Задайте, сопоставить ли блоки в вашем проекте к inherit, Max, Min, Zero или Custom для оператора с плавающей точкой. Значением по умолчанию является inherit. См. также LatencyStrategy.
Чтобы задать значение, установите LatencyStrategy на Custom. Задержка Coderadds HDL равняется значению, которое вы задаете для установки NFPCustomLatency. См. также NFPCustomLatency.
Задайте, как реализовать операцию умножения мантиссы во время генерации кода. При помощи различных настроек можно управлять использованием DSP на целевом устройстве FPGA. Значением по умолчанию является inherit. См. также MantissaMultiplyStrategy.
(Линейные) комплексные данные поддержки внедрения по умолчанию.
Комплексное деление не поддержано. Для реализаций блока блока продукта в режиме деления или взаимном режиме, смотрите, Делятся.
