Exponenta Banner

Прямоугольная основная полоса демодулятора QAM

Демодулируйте rectangular-QAM-modulated данные (HDL Coder)

Описание

Блок Rectangular QAM Demodulator Baseband доступен с Communications Toolbox™.

Для получения информации о поведении симуляции и параметрах блоков, смотрите Прямоугольную Основную полосу Демодулятора QAM.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline

Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значение по умолчанию 0. См. также ConstrainedOutputPipeline.

InputPipeline

Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также InputPipeline.

OutputPipeline

Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также OutputPipeline.

Ограничения

  • Блок не поддерживает один или двойные типы данных для генерации HDL-кода.

  • HDL Coder™ поддерживает следующие опции Output type:

    • Integer

    • Bit поддерживается, только если Decision Type, который вы выбираете, является Hard decision.

  • Кодер требует, чтобы вы установили Normalization Method на Minimum Distance Between Symbols с Minimum distance 2.

  • Кодер требует, чтобы вы установили Phase offset (rad) на значение, которое является кратным pi/4.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Введенный в R2014a

Документация HDL Coder
Поддержка