Exponenta Banner

Прямоугольная основная полоса модулятора QAM

Модулируйте использующую прямоугольную квадратурную амплитудную модуляцию (HDL Coder)

Описание

Блок Rectangular QAM Modulator Baseband доступен с Communications Toolbox™.

Для получения информации о поведении симуляции и параметрах блоков, смотрите Прямоугольную Основную полосу Модулятора QAM.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline

Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значение по умолчанию 0. См. также ConstrainedOutputPipeline.

InputPipeline

Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также InputPipeline.

OutputPipeline

Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также OutputPipeline.

Ограничения

  • Блок не поддерживает один или двойные типы данных для генерации HDL-кода.

  • Когда Input Type установлен в Bit, блок не поддерживает генерацию HDL-кода для входных типов кроме boolean или ufix1.

Когда входной тип установлен в Bit, но вход блока является на самом деле многоразрядным (uint16, например), блок Rectangular QAM Modulator Baseband не поддерживает генерацию HDL-кода.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Введенный в R2014a

Документация HDL Coder
Поддержка