Переключите биты или двоичную точку сигнала (HDL Coder)
Блок Shift Arithmetic доступен с Simulink®.
Для получения информации о поведении симуляции и параметрах блоков, смотрите Арифметику Сдвига.
Можно сгенерировать HDL-код, когда Bits to shift: Source является Dialog или Input port.
Сгенерированный код VHDL использует функцию shift_right и оператор sll.
Сгенерированный код Verilog использует операторы сдвига <<< и >>>.
Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значение по умолчанию 0. См. также ConstrainedOutputPipeline.
Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также InputPipeline.
Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также OutputPipeline.
Этот блок поддерживает генерацию кода для комплексных сигналов.
Когда Bits to shift: Source является Input port, перемена двоичной точки не поддержана.
