Сумма элементов

Добавьте или вычтите входные параметры (HDL Coder)

Описание

Блок Sum of Elements доступен с Simulink®.

Для получения информации о поведении симуляции и параметрах блоков, смотрите Сумму Элементов.

Архитектура HDL

HDL Coder™ поддерживает Tree и архитектуру Cascade за Сумму блоков Элементов, которые имеют один векторный вход с несколькими элементами.

Этот блок имеет реализации мультицикла, которые вводят дополнительную задержку в сгенерированном коде. Чтобы видеть добавленную задержку, просмотрите сгенерированную модель или модель валидации. См. Сгенерированную Модель Модели и Валидации.

АрхитектураДополнительные циклы задержкиОписание
Linear
0

Генерирует линейную цепочку сумматоров, чтобы вычислить сумму продуктов.

Tree
0

Генерирует древовидную структуру сумматоров, чтобы вычислить сумму продуктов.

Cascade
1, когда блок имеет один векторный входной порт.

Эта реализация оптимизирует задержку * область и быстрее, чем реализация Tree. Это вычисляет частичные суммы и каскадные сумматоры.

Смотрите каскадные лучшые практики архитектуры.

Примечание

Чтобы использовать установку LatencyStrategy во вкладке Native Floating Point диалогового окна HDL Block Properties, задайте Linear или Tree как Архитектура HDL.

Свойства блока HDL

Общий

ConstrainedOutputPipeline

Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значение по умолчанию 0. См. также ConstrainedOutputPipeline.

InputPipeline

Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также InputPipeline.

OutputPipeline

Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также OutputPipeline.

Нативная плавающая точка

Примечание

Блок Sum of Elements не поддерживает генерацию HDL-кода с типами данных double в режиме Native Floating Point.

LatencyStrategy

Задайте, сопоставить ли блоки в вашем проекте к inherit, Max, Min или Zero для оператора с плавающей точкой. Значением по умолчанию является inherit. См. также LatencyStrategy.

NFPCustomLatency

Чтобы задать значение, установите LatencyStrategy на Custom. Задержка Coderadds HDL равняется значению, которое вы задаете для установки NFPCustomLatency. См. также NFPCustomLatency.

Поддержка комплексных данных

Комплексные данные поддержки внедрения Linear.

Комплексные данные поддержки внедрения Tree с + для параметров блоков List of signs. С нативной поддержкой с плавающей точкой, комплексными данными поддержки внедрения Tree и с + и с - для List of signs.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Введенный в R2014a