Триггер
Добавьте триггерный порт в модель или подсистему (HDL Coder)
Описание
Блок Trigger доступен с Simulink®.
Для получения информации о поведении симуляции и параметрах блоков, смотрите Триггер.
Архитектура HDL
Этот блок имеет одну, архитектуру HDL по умолчанию.
Расширенные возможности
Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.
Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.
Введенный в R2014a
