Этот раздел содержит параметры в панели HDL Code Generation диалогового окна Configuration Parameters. При помощи этих параметров можно задать Подсистему, что вы хотите сгенерировать HDL-код для, целевой язык HDL и целевая папка, в которую сгенерирован код.
Выберите подсистему или модель, из которой сгенерирован код. Список включает путь к корневой модели и к подсистемам в модели. Когда вы задаете этот параметр и нажимаете кнопку Generate, HDL Coder™ генерирует код для Подсистемы, которую вы задаете. По умолчанию HDL-код сгенерирован на языке VHDL и в папку hdlsrc.
Значение по умолчанию: подсистема верхнего уровня в корневой модели выбрана.
Свойство: HDLSubsystem |
| Ввод: символьный вектор |
| Значение: допустимый путь к вашей подсистеме |
| Значение по умолчанию: Путь к подсистеме верхнего уровня в корневой модели |
Например, можно сгенерировать HDL-код для подсистемы symmetric_fir в модели sfir_fixed с помощью любого из этих методов.
Задайте подсистему с помощью свойства HDLSubsystem в качестве аргумента к makehdl.
makehdl('sfir_fixed','HDLSubsystem','sfir_fixed/symmetric_fir')Передайте в пути к подсистеме в качестве первого аргумента к makehdl.
makehdl('sfir_fixed/symmetric_fir')
См. также makehdl.
Выберите язык (VHDL® или Verilog®), в котором сгенерирован код. Выбранный язык упоминается как выходной язык. Когда вы задаете Language и нажимаете кнопку Generate, HDL Coder генерирует код на том языке для Подсистемы, которая задана параметром Generate HDL for. По умолчанию HDL-код сгенерирован на языке VHDL и в папку hdlsrc.
Сгенерированный HDL-код выполняет эти стандарты:
(IEEE® 1076-1993) VHDL-1993 или позже
Verilog-2001 (IEEE 1364-2001) или позже
Значение по умолчанию:
VHDL
VHDLСгенерируйте код VHDL.
VerilogСгенерируйте код Verilog.
Свойство: TargetLanguage |
| Ввод: символьный вектор |
Значение:
'VHDL' | 'Verilog' |
Значение по умолчанию:
'VHDL' |
Чтобы установить это свойство, используйте hdlset_param или makehdl. Чтобы просмотреть значение свойства, используйте hdlget_param.
Например, чтобы сгенерировать код Verilog для подсистемы symmetric_fir в модели sfir_fixed, используйте любой из этих методов.
Передайте свойство в качестве аргумента к функции makehdl.
makehdl('sfir_fixed/symmetric_fir','TargetLanguage','Verilog')Используйте hdlset_param, чтобы установить параметр на модели. Затем сгенерируйте HDL-код с помощью makehdl.
hdlset_param('sfir_fixed','TargetLanguage','Verilog')
makehdl('sfir_fixed/symmetric_fir')
См. также makehdl.
Введите путь к папке, в которую сгенерирован код. Также нажмите Browse, чтобы перейти к и выбрать папку. Выбранная папка упоминается как целевая папка. Когда вы задаете Folder и нажимаете кнопку Generate, HDL Coder генерирует код в ту папку для Подсистемы, которая задана параметром Generate HDL for. По умолчанию HDL-код сгенерирован на языке VHDL и в папку hdlsrc.
Значение по умолчанию: целевая папка по умолчанию является подпапкой вашей рабочей папки, названной hdlsrc. HDL Coder записывает сгенерированные файлы в эту подпапку. Имя папки может быть именем полного пути, заданным как вектор символов.
Свойство: TargetDirectory |
| Ввод: символьный вектор |
| Значение: допустимый путь к вашей целевой папке |
Значение по умолчанию:
'hdlsrc' |
Чтобы установить это свойство, используйте hdlset_param или makehdl. Чтобы просмотреть значение свойства, используйте hdlget_param.
Например, чтобы сгенерировать HDL-код в пользовательскую целевую папку для подсистемы symmetric_fir в модели sfir_fixed, используйте любой из этих методов.
Передайте свойство в качестве аргумента к функции makehdl.
makehdl('sfir_fixed/symmetric_fir','TargetDirectory','C:/Temp/hdlsrc')Используйте hdlset_param, чтобы установить параметр на модели. Затем сгенерируйте HDL-код с помощью makehdl.
hdlset_param('sfir_fixed','TargetDirectory','C:/Temp/hdlsrc')
makehdl('sfir_fixed/symmetric_fir')
См. также makehdl.