Exponenta Banner

Генерация DPI для подсистемы Simulink

Сгенерируйте компонент SystemVerilog DPI от подсистемы Simulink®

Можно использовать компонент DPI, сгенерированный от Подсистемы Simulink двумя способами:

  • Экспортируйте Компонент SystemVerilog DPI — можно интегрировать этот компонент в симуляцию HDL как поведенческая модель. Генератор компонента поддерживает тестовые точки и настраиваемые параметры. Можно также сгенерировать испытательный стенд SystemVerilog, который проверяет сгенерированный компонент DPI по векторам данных от подсистемы. Смотрите Генерируют Компонент SystemVerilog DPI.

  • Сгенерируйте испытательный стенд SystemVerilog DPI (с HDL Coder™) — Использование этот испытательный стенд, чтобы проверить ваш сгенерированный HDL-код с помощью кода С, сгенерированного из целой модели Simulink, включая DUT и источники данных. Смотрите Проверяют Проект HDL С Большим набором данных Используя Испытательный стенд (HDL Coder) SystemVerilog DPI.

Смотрите Генерацию Компонента DPI с Simulink. У вас должна быть лицензия Simulink Coder™, чтобы использовать эту функцию.

Блоки

AssertionСгенерируйте утверждения SystemVerilog от утверждения Simulink

Темы

Сгенерируйте и проверьте компонент DPI

Генерация компонента DPI с Simulink

Если у вас есть лицензия Simulink Coder, можно сгенерировать компоненты SystemVerilog DPI с помощью одного из двух методов.

Испытательные стенды SystemVerilog DPI

Выберите между двумя типами испытательных стендов SVDPI.

Сгенерируйте компонент SystemVerilog DPI

Как сгенерировать компонент SystemVerilog DPI

Используйте сгенерированные функции DPI в SystemVerilog

Как экспортировать сгенерированный компонент DPI в среду SystemVerilog

Проверьте сгенерированный компонент по данным Simulink

Запустите ModelSim® или Questa®Sim в режиме GUI.

Сгенерируйте утверждения SystemVerilog от места размещения Simulink Test

Сгенерируйте утверждения SystemVerilog от своего окружения Simulink.

Усовершенствованные опции DPI

Сгенерируйте кросс-платформенные компоненты DPI

Сгенерируйте компонент DPI для операционной системы, отличающейся от вашей хост-машины MATLAB®.

Настройте сгенерированный код SystemVerilog

Описывает, как настроить сгенерированный код SystemVerilog

Настройте параметр усиления во время симуляции

Сгенерируйте компонент DPI, который обеспечивает настраиваемый доступ к параметру.

Тестовая точка компонента SystemVerilog DPI доступ

Можно определять внутренние сигналы в модели как тестовые точки и сконфигурировать генератор SystemVerilog DPI, чтобы создать одну или несколько функций доступа.

Сгенерируйте Компонент SystemVerilog DPI от, проверяют Оператор

Генерируйте чеки SystemVerilog DPI от оператора verify (требует лицензии Simulink Test™).

Проверьте Сгенерированный HDL-код с испытательным стендом SystemVerilog DPI (требует лицензии HDL Coder),

Проверьте проект HDL с большим набором данных Используя испытательный стенд SystemVerilog DPI

Этот пример показывает, как использовать испытательный стенд SystemVerilog DPI для верификации HDL-кода, где большой набор данных требуется.

Сгенерируйте испытательный стенд и включите покрытие кода Используя HDL Workflow Advisor (HDL Coder)

Сгенерируйте испытательный стенд и покрытие кода для сгенерированного HDL-кода с помощью HDL Workflow Advisor.

Популярные примеры

Building HDL Test Bench for QAM Transceiver Model

Создание испытательного стенда HDL для модели приемопередатчика QAM

Создайте поведенческий испытательный стенд с помощью генерации компонента SystemVerilog DPI-C. Этот испытательный стенд используется для верификации синтезируемого HDL-кода 64-QAM передатчика и получателя.

Открытая модель
Generate Bit\Logic Vector Data Types

Сгенерируйте векторные типы данных Bit\Logic

Сгенерируйте битные или логические векторные типы данных в интерфейсе SystemVerilog компонента DPI-C. Эта возможность полезна каждый раз, когда наличие точной ширины порта важно, чтобы интегрировать компонент DPI-C в вашем испытательном стенде.

Открытая модель
Getting Started with Customizing Generated SystemVerilog Code

Начало работы с настройкой сгенерированного кода SystemVerilog

Настройте сгенерированный код SystemVerilog в процессе Генерации Компонента SystemVerilog DPI.

Открытая модель
Generate Native SystemVerilog Assertions from Simulink

Сгенерируйте собственный компонент утверждения SystemVerilog от Simulink

Сгенерируйте нативные утверждения SystemVerilog от утверждений в модели Simulink. Эта возможность полезна каждый раз, когда вам нужно то же поведение утверждения в Simulink и в вашей тестовой среде HDL.

Открытая модель
Using verify Statement with Test Sequence Block to Test Projector Controller

Используя проверяют Оператор с Тестовым Блоком Последовательности, чтобы Протестировать Контроллер Проектора

Демонстрирует, как протестировать систему управления проектора с помощью симуляции модели, и как сгенерировать компонент DPI для некоторых высокоуровневых требований диспетчера, которые заданы в блоке Test Sequence. Это позволит верификации требования, используемой для симуляции модели быть снова использованной в симуляторе HDL с минимальным усилием.

Документация HDL Verifier
Поддержка