Масштабы времени симуляции

Обзор к представлению времени симуляции

Представление времени симуляции значительно отличается между симулятором HDL и Simulink^®. Каждое приложение имеет свой собственный механизм синхронизации, и программное обеспечение верификации должно синхронизировать времена симуляции между двумя.

В симуляторе HDL модуль времени симуляции упоминается как метка деления. Длительность метки деления задана пределом разрешения симулятора HDL. Предел разрешения по умолчанию составляет 1 нс, но может отличаться в зависимости от средства моделирования.

ModelSim^® Users:
Чтобы определить текущий предел разрешения ModelSim, введите echo $resolution или report simulator state в подсказке ModelSim. Можно заменить предел разрешения по умолчанию путем определения опции -t на командной строке ModelSim, или путем выбора различного Разрешения Средства моделирования в диалоговом окне ModelSim Simulate. Доступные разрешения в ModelSim 1x, 10x, или 100x в модулях фс, PS, не уточнено, нас, мс, или секунда. См. документацию ModelSim для получения дополнительной информации.
Incisive^® Users:
Чтобы определить текущий предел разрешения симулятора HDL, введите echo $timescale в подсказке симулятора HDL. См. документацию симулятора HDL для получения дополнительной информации.

Simulink поддерживает время симуляции как значение с двойной точностью, масштабируемое к секундам. Это представление размещает моделирование и непрерывных и дискретных систем.

Отношение между Simulink и синхронизацией симулятора HDL влияет на следующие аспекты симуляции:

Общее время симуляции
Шаги расчета входного порта
Шаги расчета выходного порта
Синхронизируйте периоды

Во время запущенной симуляции Simulink передает текущее время симуляции к симулятору HDL на каждом промежуточном шаге. (Промежуточный шаг соответствует хиту шага расчета Simulink. На каждый промежуточный шаг новые значения применяются во входных портах, или выходные порты выбираются.)

Чтобы принести симулятор HDL, актуальный с Simulink во время cosimulation, необходимо преобразовать, выбрал время Simulink ко времени симулятора HDL (метки деления), и позвольте симулятору HDL запускаться для вычисленного количества меток деления.

Определение Simulink и временной зависимости симулятора HDL

Различия в представлении времени симуляции могут быть согласованы в одном из двух способов использовать интерфейс HDL Verifier™:

Путем определения временной зависимости вручную (с панелью Timescales)
Когда вы задаете отношение вручную, вы определяете, сколько фемтосекунд, пикосекунд, наносекунды, микросекунды, миллисекунды, секунды или метки деления в симуляторе HDL представляет 1 секунду в Simulink.
Позволяя HDL Verifier задать масштаб времени (с панелью Timescales)
Когда вы позволяете программному обеспечению задавать временную зависимость, оно пытается установить фактор масштаба времени между симулятором HDL и Simulink быть максимально близким к 1 секунде в симуляторе HDL = 1 секунда в Simulink. Если эта установка не возможна, HDL Verifier пытается установить уровень сигнала на порте модели Simulink к самому низкому количеству меток деления симулятора HDL.

Установка режима синхронизации с HDL Verifier

Панель Timescales HDL диалоговое окно параметров блоков Cosimulation задает соответствие между одной секундой времени Simulink и некоторым количеством времени симулятора HDL. Это количество времени симулятора HDL может быть выражено одним из следующих способов:

В относительном выражении (т.е. как некоторое количество меток деления симулятора HDL). В этом случае cosimulation, как говорят, действует в относительном режиме синхронизации. Значения по умолчанию блока HDL Cosimulation к относительному режиму синхронизации для cosimulation. Для больше на относительном режиме синхронизации, смотрите Относительный Режим Синхронизации.
В абсолютных единицах (таких как миллисекунды или наносекунды). В этом случае cosimulation, как говорят, действует в абсолютном режиме синхронизации. Для больше на абсолютном режиме синхронизации, смотрите Абсолютный Режим Синхронизации.

Панель Timescales позволяет вам выбрать оптимальную временную зависимость между Simulink и симулятором HDL, или путем ввода эквивалентного симулятора HDL или позволяя HDL Verifier вычислить масштаб времени для вас.

Можно принять решение иметь HDL Verifier, вычисляют масштаб времени, в то время как вы устанавливаете параметры на диалоговом окне блока путем нажатия на опцию Timescale, затем нажатие по Determine Timescale Now, или у вас может быть HDL Verifier, вычисляют масштаб времени, когда симуляция начинается путем выбора Automatically determine timescale at start of simulation.

Следующие данные показывают настройки по умолчанию панели Timescales (показанный пример для использования с ModelSim).

Для получения инструкций по установке режима синхронизации или вручную или с диалоговым окном Timescales, смотрите панель Timescales в ссылке блока HDL Cosimulation.

Задайте временную зависимость автоматически

Чтобы иметь программное обеспечение HDL Verifier вычисляют временную зависимость для вас:

Запустите симулятор HDL. Программное обеспечение HDL Verifier может получить предел разрешения симулятора HDL только, когда то средство моделирования запускается.
Примите решение иметь программное обеспечение HDL Verifier, предлагают масштаб времени, сразу, или вычисляют масштаб времени, когда вы запускаете симуляцию Simulink.
- Чтобы выполнить вычисление, в то время как вы конфигурируете блок на вкладке Timescale, нажимают Determine Timescale Now. Программное обеспечение соединяет Simulink с симулятором HDL так, чтобы Simulink мог использовать разрешение симулятора HDL, чтобы вычислить лучший масштаб времени. Ссылка затем отображает те результаты вам в диалоговом окне Timescale Details.
  
  Примечание
  Для результатов отобразиться, убедитесь, что симулятор HDL запускается, и проект загружается для cosimulation. Симуляция не должна запускаться.
  
  Можно принять предложенный масштаб времени или изменить список портов непосредственно:
  - Чтобы вернуться к первоначально расчетным настройкам, нажмите Use Suggested Timescale.
  - Чтобы просмотреть шаги расчета для всех портов в проекте HDL, выберите Show all ports and clocks.
- Чтобы выполнить вычисление, когда симуляция начнется, выберите Automatically determine timescale at start of simulation и нажмите Apply. Вы получаете то же диалоговое окно Timescale Details, когда симуляция запускается в Simulink.
  
  Примечание
  Для результатов отобразиться, убедитесь, что симулятор HDL запускается, и проект загружается для cosimulation. Симуляция не должна запускаться.
Программное обеспечение HDL Verifier анализирует все часы и уровни сигнала порта от блока HDL Cosimulation, когда программное обеспечение вычисляет масштабный коэффициент.
Примечание
Программное обеспечение HDL Verifier не может автоматически вычислить демонстрационный масштаб времени на основе никаких сигналов, управляемых через команды Tcl или в симуляторе HDL. Программное обеспечение ссылки не может выполнить такие вычисления, потому что оно не может знать уровни этих сигналов.
Программное обеспечение ссылки возвращает частоту дискретизации или в секундах или в метках деления:
- Если результаты находятся в секундах, то программное обеспечение ссылки смогло разрешить различия в синхронизации в пользу точности (абсолютное время).
- Если результаты находятся в метках деления, то программное обеспечение ссылки лучше всего смогло разрешить различия в синхронизации в пользу эффективности (относительное время).
Каждый раз, когда вы выбираете Determine Timescale Now или Automatically determine timescale at start of simulation, интерактивное отображение открывается. Это отображение объясняет результаты вычислений масштаба времени. Если программное обеспечение ссылки не может вычислить масштаб времени для данных шагов расчета, настроить ваши шаги расчета в Port List.
Нажмите Apply, чтобы фиксировать ваши изменения.

Примечание

HDL Verifier не поддерживает масштабы времени, вычисленные автоматически от основанных на кадре сигналов.

Относительный режим синхронизации

Относительный режим синхронизации задает следующее взаимно-однозначное соответствие между временем симуляции в Simulink и симулятором HDL:

Одна секунда в Simulink соответствует меткам деления N в симуляторе HDL, где N является масштабным коэффициентом.

Это соответствие содержит независимо от разрешения синхронизации симулятора HDL.

Следующий псевдокод показывает, как единицы измерения времени Simulink преобразованы в метки деления симулятора HDL:

InTicks = N * tInSecs

где InTicks является временем симулятора HDL в метках деления, tInSecs является временем Simulink в секундах, и N является масштабным коэффициентом.

Операция относительного режима синхронизации

Значения по умолчанию блока HDL Cosimulation к относительному режиму синхронизации, с масштабным коэффициентом 1. Таким образом 1 второй Simulink соответствует 1 метке деления в симуляторе HDL. В случае по умолчанию:

Если общее время симуляции в Simulink будет задано как секунды N, то симуляция HDL запустится для точно меток деления N (т.е. N не уточнено в пределе разрешения по умолчанию).
Точно так же, если Simulink вычислит шаг расчета входного порта блока HDL Cosimulation как секунды Tsi, новые значения будут депонированы на входном порте HDL в точных множителях меток деления Tsi. Если выходной порт будет иметь явным образом заданный шаг расчета секунд Цо, значения будут считаны из симулятора HDL во множителях меток деления Цо.

Относительный пример режима синхронизации

Чтобы понять, как относительный режим синхронизации действует, анализ cosimulation следует из следующей модели в качестве примера.

Для использования с ModelSim

Модель содержит блок HDL Cosimulation (маркировал “VHDL Cosimulation INVERTER”), симуляция 8-битного инвертора, который включен явными часами. Инвертор имеет один вход и один вывод. Следующая выборка показывает код VHDL^® для инвертора:

LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY inverter IS PORT (
  
  inport : IN  std_logic_vector := "11111111";
  outport: OUT std_logic_vector := "00000000";
  clk:IN  std_logic
);
END inverter;

LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

ARCHITECTURE behavioral OF inverter IS
BEGIN
  PROCESS(clk)
  BEGIN
    IF (clk'EVENT AND clk = '1') THEN
        outport <= NOT inport;
    END IF;
  END PROCESS;
END behavioral;

cosimulation этой силы модели имеет следующие настройки:

Параметры симуляции в Simulink:
- Параметры Timescales: значение по умолчанию (относительная синхронизация с масштабным коэффициентом 1)
- Общее время симуляции: 60 s
- Входной порт (/inverter/inport) шаг расчета: 24 s
- Выходной порт (/inverter/outport) шаг расчета: 12 s
- Часы (inverter/clk) период: 10 s
Предел разрешения ModelSim: 1 ns

Следующие данные показывают окно ModelSim wave после cosimulation выполнения модели Simulink в качестве примера для 60 нс. Окно wave показывает, что ModelSim моделировал для 60 меток деления (60 нс). Входное изменение во множителях 24 нс и выходных параметрах читается из ModelSim во множителях 12 нс. Часы управляются низко и высоко с промежутками в 5 нс.

Теперь рассмотрите cosimulation той же модели, на этот раз сконфигурированной с масштабным коэффициентом 100 в панели Timescales.

Окно ModelSim wave в следующей фигуре показывает, что порт Simulink и показывает время, масштабировались фактором 100 во время симуляции. ModelSim моделируется в течение 6 микросекунд (60 * 100 нс). Входное изменение во множителях 24 * 100 нс и выходных параметрах читается из ModelSim во множителях 12 * 100 нс. Часы управляются низко и высоко с промежутками в 500 нс.

Для использования с острым

Абсолютный режим синхронизации

Абсолютный режим синхронизации позволяет вам задать временную зависимость между Simulink и симулятором HDL с точки зрения абсолютных единиц измерения времени и масштабного коэффициента:

Одна секунда в Simulink соответствует (N * Tu) секундам в симуляторе HDL, где Tu является абсолютной единицей измерения времени (например, мс, не уточнено, и т.д.), и N является масштабным коэффициентом.

В абсолютном режиме синхронизации все шаги расчета и периоды часов в Simulink квантуются к меткам деления симулятора HDL. Следующий псевдокод иллюстрирует преобразование:

tInTicks = tInSecs * (tScale / tRL)

где:

tInTicks является временем симулятора HDL в метках деления.
tInSecs является временем Simulink в секундах.
tScale является установкой масштаба времени (модуль и масштабный коэффициент) выбранный в панели Timescales блока HDL Cosimulation.
tRL является пределом разрешения симулятора HDL.

Например, учитывая установку панели Timescales 1 с и предел разрешения симулятора HDL 1 нс, шаг расчета выходного порта 12 нс был бы преобразован в метки деления можно следующим образом:

			tInTicks = 12ns * (1s / 1ns) = 12

Операция абсолютного режима синхронизации

Чтобы сконфигурировать параметры Масштабов времени для абсолютного режима синхронизации, вы выбираете модуль абсолютного времени, которое соответствует второму Simulink, а не selectingTick.

Абсолютный пример режима синхронизации

Чтобы понять операцию абсолютного режима синхронизации, вы будете снова считать модель в качестве примера обсужденной в Операции Относительного Режима Синхронизации. Предположим, что модель реконфигурирована можно следующим образом:

Параметры симуляции в Simulink:
- Параметры Timescale: 1 s времени Simulink соответствует 1 s времени симулятора HDL.
- Общее время симуляции: 60e-9 s (60ns)
- Входной порт (/inverter/inport) шаг расчета: 24e-9 s (24 ns)
- Выходной порт (/inverter/outport) шаг расчета: 12e-9 s (12 ns)
- Часы (inverter/clk) период: 10e-9 s (10 ns)
Предел разрешения симулятора HDL: 1 ns

Учитывая эти параметры симуляции, программное обеспечение Simulink будет cosimulate с симулятором HDL для 60 нс, во время которых Simulink будет выбирать входные параметры в интервалы 24 нс, обновлять выходные параметры с промежутками в 12 нс и управлять часами с промежутками в 10 нс.

Следующие данные показывают окно ModelSim wave после запущенного cosimulation.

Синхронизация рекомендаций по использованию режима

При установке режима масштаба времени вы, возможно, должны выбрать свою установку на основе следующих факторов.

Синхронизация ограничений использования режима

Следующие ограничения применяются к использованию абсолютных и относительных режимов синхронизации:

Когда у нескольких HDL, который блоки Cosimulation в модели передают с одним экземпляром симулятора HDL, весь HDL блоки Cosimulation, должны быть те же настройки панели Timescales.
Если вы изменяете настройки панели Timescales в блоке HDL Cosimulation между последовательными выполнениями cosimulation, необходимо перезапустить симуляцию в симуляторе HDL.
Если вы зададите шаг расчета Simulink, которого нельзя выразить в целом количество меток деления HDL, вы получите ошибку.

Периоды времени нецелого числа

При использовании периодов времени нецелого числа симулятор HDL не может представлять такое бесконечно повторяющееся значение. Таким образом, средство моделирования обрезает период времени, но это делает так по-другому, чем, как Simulink обрезает значение, и эти два периода времени больше не совпадают.

Следующий пример демонстрирует, как установить временную зависимость в следующем сценарии: вы хотите использовать демонстрационный период $\frac{1}{3 H z}$ в Simulink, который соответствует периоду времени нецелого числа.

Ключевая идея здесь состоит в том, что необходимо всегда мочь связать время Simulink с меткой деления HDL. Метка деления HDL является самым прекрасным интервалом времени, который распознает симулятор HDL; для ModelSim метка деления по умолчанию составляет 1 нс, но это может быть сделано столь же точным как 1 фс.

Однако сигнал на 3 Гц на самом деле имеет период 333,33333333333... мс, который не является допустимым периодом метки деления для симулятора HDL. Симулятор HDL обрежет такие числа. Но Simulink не принимает то же решение; таким образом, для cosimulation, где вы пытаетесь сохранить два независимых средства моделирования в синхронизации, вы ничего не должны принимать. Вместо этого необходимо решить, удобно ли обрезать или вокруг номера.

Поэтому решение состоит в том, чтобы "привязать" или шаг расчета Simulink или шаг расчета HDL (через масштаб времени) к верным номерам. Существуют бесконечные возможности, но здесь некоторые возможные способы выполнить привязку:

Измените шаги расчета Simulink с 1/3 секунды до 0,33333 секунд и установите масштаб времени блока cosimulation на '1 секунду в Simulink = 1 секунда в симуляторе HDL'. Если вы задаете часы в блоке HDL Cosimulation панель Clocks, ее период должен составить 0,33333 секунды.
Сохраните шаги расчета Simulink в 1/3 секунду. и 1 секунда в Simulink = 6 меток деления в симуляторе HDL.
- Если вы задаете часы в блоке HDL Cosimulation панель Clocks, ее период должен быть 1/3. Кратко, эта спецификация говорит Simulink заставлять каждый шаг расчета Simulink соответствовать каждому (1/3*6) = 2 метки деления, независимо от разрешения времени HDL.
- Если ваше разрешение симулятора HDL по умолчанию составляет 1 нс, который означает, что ваши шаги расчета HDL составляют каждые 2 нс. Этот шаг расчета будет работать способом так, чтобы для каждого шага расчета Simulink был соответствующий шаг расчета HDL.
- Однако Simulink думает с точки зрения 1/3 периодов секунды и HDL с точки зрения периодов на 2 нс. Таким образом вы могли запутаться во время отладки. Если вы хотите, чтобы это совпадало с действительным периодом (такой относительно 5 мест, т.е. 333,33 мс), можно следовать следующей перечисленной опции.
Сохраните шаги расчета Simulink в 1/3 секунду и 1 секунду в Simulink = 0.99999e9 метки деления в симуляторе HDL. Если вы задаете часы в блоке HDL Cosimulation панель Clocks, ее период должен быть 1/3.

Установка HDL шаги расчета порта блока Cosimulation

В целом Simulink обрабатывает шаг расчета для портов блока HDL Cosimulation можно следующим образом:

Если входной порт соединяется с сигналом, который имеет явный шаг расчета, на основе прямого распространения, Simulink применяет тот уровень к тому входному порту.
Если входной порт соединяется с сигналом, который не имеет явного шага расчета, Simulink присваивает шаг расчета, который равен наименьшему общему кратному (LCM) всех идентифицированных шагов расчета входного порта для модели.
После того, как Simulink устанавливает демонстрационные периоды входного порта, он применяет заданные пользователями выходные шаги расчета ко всем выходным портам. Шаги расчета должны быть явным образом заданы для всех выходных портов.

Если вы разрабатываете модель для cosimulation в относительном режиме синхронизации, рассматриваете следующую инструкцию по шагу расчета:

Задайте выходной шаг расчета для блока HDL Cosimulation как целочисленное кратное предел разрешения, заданный в симуляторе HDL. Используйте команду симулятора HDL report simulator state, чтобы проверять предел разрешения загруженной модели. Если предел разрешения симулятора HDL составляет 1 нс, и вы задаете выходной шаг расчета блока как 20, Simulink взаимодействует с симулятором HDL каждые 20 нс.

Документация